4-lagige PCB-Isolierung

Ich arbeite an einem Design, das 230 VAC mit Mosfets in einer Back-to-Back-Konfiguration schaltet (Last beträgt ca. 2A). Der isolierte Mosfet-Treiber ist Si8751.

Die oberen und unteren Schichten der Leiterplatte führen den Strom (Eingang/Versorgung oben und Ausgang/Last auf der unteren Schicht). Das Prepreg zwischen jeder der 4 Schichten ist ca. 0,2 mm dick.

Kann ich die Treibersignalschicht (verbunden mit Treiber und Mosfet-Gate / gemeinsamer Quelle) durch die interne Schicht leiten? Bietet das Prepreg eine ausreichende Isolierung? Mir ist klar, dass die Kapazität zwischen Laststrom und Signal ein Problem sein könnte.

Versuchen Sie, die Komponenten auf der Platine zu platzieren, damit Sie es nicht müssen.
Der Suchbegriff, der diesbezüglich Hinweise geben könnte, lautet „Leiterplatten-Kriech- und Luftstrecke“.
Vielleicht beantwortet dies einen Teil Ihrer Frage electronic.stackexchange.com/questions/211025/…

Antworten (2)

Ich weiß nicht, wie Sie die Dinge anordnen möchten, aber wann immer ich dies tue (Back-to-Back-MOSFETs mit gemeinsamen Gate-Knoten und gemeinsamen Source-Knoten), muss ich die Gate- oder Source-Spuren niemals unter den heißen oder neutralen Spuren führen überhaupt. Wenn Sie das tun, müssen Sie sich keine Gedanken über das heiße oder neutrale Stanzen durch die PCB-Schichten zum MOSFET-Gate oder zur Source machen.

Wenn Sie die Dinge richtig anordnen, müssen Sie niemals die Gate- oder Source-Leiterbahnen über die heißen oder neutralen Spuren führen, wodurch eine Situation vollständig vermieden wird, in der ein hohes Potenzial zwischen der Gate- oder Source-Leiterbahn und der heißen oder neutralen Leitung durch die Schichten besteht.

" Aber die MOSFET-Quelle verbindet sich manchmal mit der heißen oder neutralen Quelle ", könnten Sie sagen. Das ist nicht wirklich wichtig. Denk darüber nach:

Das Gate-Signal liegt immer innerhalb von 0-20 VDC des Source-Knotenpotentials, daher behandeln wir beide für diese Diskussion einfach als auf dem gleichen Potential, da der Unterschied so viel kleiner als 230 VAC ist.

Es gibt 3 Knoten, in denen der 230AC erscheinen kann: heiß, neutral und die Quelle, die von den MOSFETs geteilt wird.

  • Wenn der Schalter leitet, ist die Source-Drain-Spannungsdifferenz des MOSFET minimal, sodass die Differenz zwischen Gate, Source, Hot und Neutral minimal ist. Also keine Angst vor dem heißen oder neutralen Durchstanzen zum Quellknoten, während der Schalter leitet.
  • Wenn der Schalter blockiert, verbindet einer der MOSFETs den Common-Source-Knoten über seine Body-Diode entweder mit Spannung oder Neutral (basierend auf der Polarität der 230 VAC), während der andere MOSFET den Source-Knoten von der anderen Wechselstromleitung blockiert. Die größte Potentialdifferenz tritt über Source-Drain des sperrenden MOSFET auf.

In beiden Fällen hat der Source-Knoten (und damit auch der Gate-Knoten) immer ein ziemlich ähnliches Potential wie eine der AC-Leitungen. Solange Sie also keine Gate- oder Source-Knotenspuren über heißen oder neutralen Spuren überlappen, gibt es keine hohe Spannungsdifferenz zum Durchschlagen der PCB-Lagen. Der einzige Ort, an dem eine hohe Potentialdifferenz vorhanden ist, ist zwischen Source und Drain der MOSFETs (wobei der Drain heiß oder neutral ist), die Sie nicht wie zuvor festgestellt übereinander führen müssen.

Und wenn Sie aus irgendeinem Grund MOSFETs ohne Body-Diode verwendet haben, sodass der Source-Knoten schwebend war, als der Schalter ausgeschaltet war, ändert dies nichts an der Tatsache, dass zwischen zwei überlappenden Spuren immer noch keine hohe Spannungsdifferenz besteht, wenn Sie Dinge verlegt haben richtig raus.

Dies scheint für mich bis zu 230 VAC mit Transienten von bis zu 1200 V gut funktioniert zu haben (habe jedoch nie versucht, kontinuierlich bei 1200 V zu laufen, da ich nichts bei der Arbeit habe, das eine 1200-V-Sinuswelle erzeugen kann.)

Also denke ich, meine Antwort ist, ob es durch das Substrat stanzt oder nicht, Sie können Dinge so entwerfen, dass es nicht wirklich ein Faktor ist. Übrigens muss ich manchmal heiße und neutrale Spuren überlappen, die zu einem AC-DC-Wandler führen. Und in diesem Fall scheint es zu halten, aber wir verwenden 120 VAC, wo ich bin, nicht 230 VAC. Wenn ich Platz habe, trenne ich diese Schichten trotzdem mit der Erdungsspur, die mit dem Erdungsstift von der Wand verbunden ist.

Ich würde mir vorstellen, dass die niedrigste Spannung des Gates 0 V und die höchste Spannung des Wechselstromnetzes unter normalen Betriebsbedingungen 250 V betragen würde, wobei Transienten weit darüber hinausgehen würden.

Laut IPC221B werden bei 250 V 0,2 mm benötigt, was bedeutet, dass Sie, wenn Sie diese Spezifikation für Kriech- und Luftstrecke befolgen möchten, genau richtig wären. Wenn dieses Design in ein Produkt einfließt, das die Zulassung erfüllen muss, würde ich wahrscheinlich mit Vorsicht irren und die Leiterbahnen mit der größten Spannungsdifferenz auf gegenüberliegenden Seiten der Platine platzieren. Ich bin mir nicht sicher, wie die tatsächlichen ETLs eine solche Anforderung interpretieren würden, aber das Wechselstromnetz kann bei transienten Ereignissen über 250 Volt ansteigen.

Beziehen sich die 0,2 mm von IPC221B nicht auf den Mindestabstand von zwei Leitern auf derselben Innenschicht? Ich denke nicht, dass es anwendbar ist, den Mindestabstand zwischen zwei Schichten zu bestimmen, da es sich nicht wirklich um eine Kriechstrecke handelt. Ich könnte mich aber irren.