Ein eingebettetes Gerät, das auf dem Chip ARM926EJ-S Revision 5 (ARMv5TEJ) basiert. Die Leiterplatte verfügt über 8-polige Testpunkte zum Anschließen der JTAG-Debug-Schnittstelle (2,54-mm-Raster). Ich habe versucht, eine Spezifikation für diese Art von ARM-JTAG-Header und Schnittstellen-Pinbelegungstabelle zu finden, kann aber nichts finden. Ich finde eine Beschreibung eines anderen Geräts , das auf derselben CPU basiert, aber es ist nicht allzu hilfreich. Kann jemand helfen, eine Pinbelegung für diese Art von JTAG-Steckverbinder zu definieren? Oder eine bestimmte Implementierung folgt möglicherweise nicht dem JTAG-Standardformat?
Das ist keine Standard-JTAG-Pinbelegung. Wenn es sich jedoch um JTAG handelt (was nicht selbstverständlich ist), gibt es Möglichkeiten, es abzubilden. Lassen Sie uns zur Orientierung die Pins nummerieren:
7 8
5 6
3 4
1 2
Pin 8 ist mit ziemlicher Sicherheit geerdet - es sieht so aus, als wäre er mit der Masseebene verbunden.
Die Pins 3, 4, 5 und 6 sehen aus, als hätten sie Widerstände, die sie auf Masse ziehen. Wenn ich richtig liege, bedeutet dies, dass es sich um Eingaben handelt: Sie sind wahrscheinlich eine Kombination aus TDI, TCK, TMS und möglicherweise TRST.
Einer der verbleibenden Pins wird VCC sein. Sie sollten es finden können, indem Sie den Durchgang zu anderen bekannten Stromnetzen auf der Platine überprüfen. Ein anderer wird TDO sein; Es gibt keine offensichtliche Möglichkeit, diesen zu identifizieren.
Darüber hinaus ist Ihre beste Wette eine Kombination aus:
Schlagen Sie die Pinbelegung der CPU nach und ordnen Sie die Kontinuität den bekannten JTAG-Pins auf dem Chip zu.
Erraten Sie eine Pin-Konfiguration, schließen Sie einen JTAG-Adapter an und sehen Sie, ob er etwas aufnehmen kann.
Verwenden Sie ein Softwaretool wie JTAGenum, um diesen Rateprozess zu automatisieren.
Tom Tischler
Tom Tischler
Sonex