Ich habe eine vierschichtige Platine: Signal, GND (interne Stromversorgungsebene), VCC (interne Masseebene), Signal. Mein Design umfasst eine Chipantenne, die einen vollständig freigelegten Bereich am Rand der Leiterplatte erfordert. Mit anderen Worten, alle vier Schichten in diesem Bereich müssen frei von jeglichem Kupfer sein. Ich weiß, wie ich dies auf den Signallayern bewerkstelligen kann, indem ich einfach die Größe meiner Polygongüsse auf diesen Layern begrenze. Was ich nicht weiß, ist, diese gesäuberten Bereiche in den internen Energie- und Erdungsebenen aufrechtzuerhalten. Ich habe ohne Erfolg mit Keepout- und Cutout-Regionen gespielt. Was ist der beste Ansatz?
Platzieren Sie einfach ein gefülltes Rechteck oder Polygon auf den Strom- und Masseebenen. Alles, was Sie auf die Ebenen legen, wird auf der fertigen Platine zu "nicht Kupfer".
Die Keepout-Schicht verhindert nur Kupfer auf Ihren gerouteten Schichten. Je nachdem, wie Sie Ihre Leiterplatte erstellen, können Sie den gleichen Effekt auf Ihren Strom-/Masseebenen erzielen, indem Sie die Platinenausschnitt-Funktion verwenden . Definieren Sie beispielsweise Ihre Platinenform mit der Ebene Mechanical 1 und platzieren Sie dann einen Platinenausschnitt dort, wo Sie Ihre Antenne platzieren werden. Solange Sie die Routing-Pfad-Funktion nicht verwenden , ist alles in Ordnung.
Ich habe kürzlich erfolgreich ausgeschnittene Regionen für genau den gleichen Zweck verwendet. Ich hatte sie noch nie zuvor benutzt, also brauchte es ein wenig Basteln, aber es funktioniert.
Das Photon
Connor Wolf