Anschließen von analogen und digitalen Erdungen

Ich entwerfe ein System, das ein FPGA, einige ADCs und einige DACs enthält. Ich bin neugierig, was meine besten Optionen für die Erdung in meinem System sein könnten.

Das FPGA befindet sich auf einer eigenen Tochterplatine, aber von ihm kommende digitale Signale können bis zu 25 MHz betragen. Die ADCs werden von diesem 25-MHz-Signal getaktet. Die Signale, die zu den DACs gehen, werden nicht schneller als 5 MHz sein. Die DACs selbst sind mit einer Kette von Operationsverstärkern verbunden, die zur Erzeugung eines Hochspannungs-Gleichstromsignals (zwischen 65 V und -65 V) verwendet werden. Dieses DC-Signal ändert sich nicht schneller als 500 kHz.

Aus meiner Recherche geht hervor, dass es keinen One Good Way™ gibt, um analoge und digitale Erdungen in einem empfindlichen Schaltkreis zu verbinden. Davon abgesehen hoffe ich, dass jemand mit mehr Erfahrung als ich abwägen kann, welche Erdungstechnik für meine Anwendung am effektivsten ist. Anfangs trennte ich in meinem Schaltplan analoge und digitale Masse und plante, einem "eingezäunten" Design zu folgen, bei dem ein langer Schlitz die analoge und digitale Masse trennen würde und sie nur an wenigen Stellen verbunden würden. Einige der analogen Komponenten teilen Stromschienen miteinander, aber keine von ihnen teilt sich eine Stromversorgung mit den digitalen Komponenten.

Ist das, was ich denke, basierend auf den Arten von Signalen und Frequenzen, mit denen ich arbeite, als übertrieben? Nicht genug? Jeder Rat ist willkommen.

Antworten (2)

Der beste Weg besteht darin, R & L der stromführenden Pfade für jeden zu minimieren und sicherzustellen, dass das Pfadlayout nicht Masse oder Vcc teilt. Dazu gehören Breitband und DC. Dies erfordert ein Verständnis von LdI/dt von Impulsrauschen und Streukopplung in hohe Z-Eingänge durch fehlangepasstes Z (Signal und Masse), abgestrahlte Stromschleifen und E-Feld-pF-Kopplung von Rauschen an Signale.

Bei Anschlüssen mit niedrigerer Impedanz als der Source Shared Load Regulation ist leitungsgebundenes Rauschen möglich. Dann ist eine niedrige Q-, LC-Entkopplung mit Agnd-ebenensymmetrischen Eingängen und kleinen Schleifenrauschströmen unter Verwendung von Cap pro IC usw. erforderlich.

Ich frage mich, ob immer noch extrem dünne Schichten zwischen den Masseebenen der Stromversorgung zu Z (f) der Stromversorgungsebenen verwendet werden. Es gibt ein Geschäft mit dieser Spezialität, das vor etwa 30 Jahren gegründet wurde.

Weitere Referenzen:

  1. http://www.ti.com/lit/an/scaa048/scaa048.pdf
  2. http://www.analog.com/media/en/training-seminars/tutorials/MT-101.pdf
  3. https://www.xilinx.com/support/documentation/user_guides/ug483_7Series_PCB.pdf
  4. http://www.ewh.ieee.org/r4/se_michigan/emcs/DL-ARCH-decoupling3.pdf
  5. https://www.xilinx.com/support/documentation/application_notes/xapp623.pdf
  6. http://ds.murata.co.jp/software/simsurfing/en-us/#app=71e3&ee37-selectedIndex=0

Wenn wir uns das s21-Übersprechen oder die s22-Lastregelung ansehen, erwarten wir eine niedrige Quelle Z(f) und Last Z(f) <1 % bei DC, aber das AC-Verhältnis kann aufgrund eines komplexen verteilten RLC-Signalnetzwerks ganz anders sein. Ein RF Network Analyzer ist also ein äußerst wertvolles Lern- oder Debugging-Tool.

Der einfache Weg, diese Kurven für Streuungsparameter (s) zu verstehen, besteht darin, dass das Ohmsche Gesetz für einen Spannungsteiler dasselbe ist wie das lastgeregelte Verhältnis von Last zu Quelle Z(f)-Verhältnis in dB. Auch dynamisches Übersprechen und Rauschen können als Übertragungsfunktion angesehen werden.

Jede Anwendung kann anders sein und einige der verfügbaren Lösungen erfordern, um Emanationen oder Anfälligkeit oder beides zu reduzieren

  • CM-Drosseln (LF oder RF)
  • symmetrische Differentialleitungen
  • Aktives Guarding auf Schirm oder Erde zwischen allen A- und D-Signalen.
  • Filtern, um die Rauschbandbreite zu reduzieren
  • hoher CMMR vor der Amplifikation.
  • strenge Sorgfalt auf dem gemeinsamen Vref-Gelände, um sicherzustellen, dass kein digitaler Strom geteilt wird.
Wie kann die Schaltung funktionieren, wenn AGND und DGND, beispielsweise an einem ADC, niemals verbunden sind? Müssen die nicht irgendwo angeschlossen werden?
Sie müssen irgendwo in der Nähe der niedrigsten ESR-Kappe und der GND-Ebene angeschlossen werden, aber das Teilen von A GND mit Logiksignalen ist verboten. Sie müssen sich die Stromschleifen vorstellen und die CdV / dt-Effekte auf I kennen. Dann haben die induktiven Spuren LdI / dt-Effekte auf V, .. Loop (mA) induzierte H-Felder und parallele V-induzierte E-Felder können modelliert und getestet werden ein gründliches Verständnis erlangen.
Probieren Sie einen Relais-Öffnerkontakt in Reihe mit der Spule (Summer) und platzieren Sie ihn in der Nähe einer Oszilloskopsonde, schließen Sie dann die 10: 1-Sonde mit 1 Windung innerhalb oder außerhalb der Schleife kurz oder schließen Sie sie an einen Draht für eine parallele pF-Kopplung an. Fügen Sie dann 100 Ohm hinzu, um als Shunt zu prüfen, und vergleichen Sie mit 1 M Ohm oder 10 M Ohm Last, um als Rauschschnüffler zu prüfen. Sehen Sie sich den umgekehrten quadratischen Verlust von Rauschen und Spektrum an, teilen Sie dann die GND des Oszilloskops mit der GND des Relais und bewegen Sie die Leistungserde, um das leitungsgebundene Rauschen zu sehen.
Da die Versorgungen getrennt sind, müssen AGND und DGND nur in der Nähe der ADC/DACs verbunden werden. Daher sollten alle Stromschleifen in den Verstärkern/FPGAs auf ihren jeweiligen Ebenen bleiben. Also, wenn ich den Steckplatz unter die ADC/DACs stecke (die Pinbelegung dieser Chips ist dafür förderlich) und dann die Masse direkt darunter anschließe und dort niedrige ESR-Kappen platziere, denkst du, das wäre ein guter Weg zu kümmern?
außer das ist die alte Denkweise. Eine zusammenhängende Masseebene, die für Analog und Digital geteilt wird, wird bevorzugt. Eine Berücksichtigung der damit verbundenen Rückströme ist der Schlüssel, und das beruht auf der Zoneneinteilung analoger und digitaler Elektronik, damit digitale Signale nicht in die Nähe von analogen gehen. Separate NICHT-ÜBERLAPPENDE Triebwerke sind jedoch der Schlüssel

Ich sehe hier keine konkrete Antwort - ich denke, Tony deutet an, dass Ihr Ansatz von Ihrem größeren Design abhängt.

Davon abgesehen hört es sich so an, als hätten Sie ein Mixed-Signal-Design mit viel digitaler Energie (die +/- 65-VDC-Signale).

Persönlich (YMMV):

Teilen Sie die beiden Masseebenen, verbinden Sie sie entweder mit Schottky-Dioden Rücken an Rücken oder einer geeigneten Ferritperle. Ich würde beides bereitstellen und Funktionen in das Layout aufnehmen, um die Erdungstopologie (0 Ohm, Entkopplungskappen, was auch immer als potenzielle No-Stuffs) anzupassen.

Dieses Whitepaper unterstützt meine Empfehlung und ist einigermaßen prägnant und schont (die meisten) der Theorie und konzentriert sich auf praktischere Anwendungen:

http://www.ti.com/lit/an/slyt499/slyt499.pdf

Guter TI-Link. Stimmt mit meiner Antwort überein. Sternverteilung und separate Ferrit-LC-Filter mit niedrigem Q (bei gemeinsamer V) mit niedrigen ESR-Kappen am ADC-Chip. Ja, EMI muss immer das System als Ganzes betrachten, zusätzlich zu den Details in den abgestrahlten und geleiteten dI/dt, dV/dt, mit Details in der Stückliste und/oder im Schaltplan zu ESR, ESL, Kabelführung, Abschirmungsabschluss usw.
Teil 1 stimmt tatsächlich mit meinem Problem mit Split überein und Teil 2 unterstützt gleichermaßen meine Ansicht von einem Fund, aber verwalteten Renditen
Anschließen von analogen und digitalen Erdungen
AntwortenHierDatenschutz-Bestimmungen1y, 0v