ATMEGA TWI / I2C Slave - Wie implementiert man Clock-Stretching?

Die Atmel Atmega-Prozessoren (einschließlich des Atmega644) führen automatisch eine Taktdehnung durch, wenn die I2C-Schnittstelle eine von der Software ausgeführte Aktion benötigt.

Diese Aktion könnte auftreten, wenn ein Slave ein Datenbyte empfangen hat und die Daten aus dem Datenregister entfernt werden müssen, bevor das nächste Byte empfangen werden kann, oder wenn Daten zum Senden benötigt werden. Dies geschieht immer dann, wenn das TWINT-Flag gesetzt ist.

Das Datenblatt hebt die Tatsache nicht besonders hervor, wird aber an einigen Stellen erwähnt (z. B. in Abschnitt 19.5.5 auf Seite 207 im Datenblatt 02/12).

Sehen Sie sich das folgende Schema an, um die am häufigsten verwendete Schnittstelle zwischen I2C-Master- und Slave-Geräten zu sehen. Diese Schnittstelle verwendet kein Clock-Stretching. Der Master erzeugt alle Taktsignale auf SCL mit SW2 (und der Slave empfängt nur diese Taktsignale).
Daten können in beide Richtungen übertragen werden – vom Master zum Slave mit SW1 oder vom Slave zum Master mit SW3. Natürlich müssen sich beide Seiten darüber einigen, wer die SDA-Datenleitung kontrollieren darf, um Kollisionen zu vermeiden. Mit "Steuerung" meine ich, dass der Schalter geschlossen ist und die Datenleitung gegen Masse kurzschließt. Ein offener Schalter ermöglicht es der SDA-Leitung, über den Pull-up-Widerstand auf Versorgungsspannung anzusteigen. Ein geschlossener Schalter hat die "Kontrolle" der SDA-Leitung und zieht sie auf Masse (niedrig). Bei einem inaktiven Bus sind alle Schalter geöffnet.

^{Simulieren Sie diese Schaltung – Schema erstellt mit CircuitLab} Im obigen Schema taktet der Master SW2 mit einer Rate von 100.000 Zyklen pro Sekunde (oder 400.000 für Hochgeschwindigkeit) und erwartet, dass der Slave Schritt hält. In einem taktgestreckten System initiiert der Master einen Taktzyklus durch Schließen von SW2 und öffnet SW2 kurze Zeit später (was normalerweise diesen Taktzyklus beenden würde). Aber es überwacht die Taktleitung mit BUF4, um zu sehen, ob R2 tatsächlich in den Leerlauf-High-Zustand zurückgekehrt ist. Wenn der Slave-Schalter SW4 die Taktleitung niedrig hält, ist das eine Taktstrecke, die weitere Datenübertragungen aufhält:

^{Simulieren Sie diese Schaltung} Ein Slave-Gerät hat sehr oft keine Möglichkeit, eine Taktdehnung durchzuführen, weil SW4 nicht existiert, oder wenn es existiert, gibt es keine Möglichkeit, es zu schließen. Aber jeder Mikrocontroller hat GPIO-Pins, die die SW4-Funktion ausführen können - auf Masse ziehen. Das Timing von SW4 ist kritisch: Es muss nur niedrig gezogen werden, während SW2 ebenfalls niedrig zieht, um die Slave-Clock-Stretch-Funktion auszuführen. Der Pseudocode zum Steuern des GPIO-Pins (SW4) auf dem Slave lautet also wie folgt:
Initialize GPIO pin to be an input (read). When Slave must clock-stretch, continually monitor GPIO pin, looking for "low". While SCL is low, change GPIO to be output pin, set to logic "0". Keep low until Slave is ready to continue. Once Slave is ready, change GPIO to be input, clearing the clock-stretch.

Die ACK- oder NACK-Datenbitübertragung wird hauptsächlich verwendet, um sicherzustellen, dass Master und Slave am Leben und synchron sind.