Auswahl der richtigen Werte von Rb, Re und Rbe in einer NPN-Transistor-Emitterfolger-Konfiguration?

Ich muss einen TTL-Tx-Pin mit 115000 bps gaten, da der Chipsatz, der die RxTx-Leitungen ansteuert, UART BREAK nicht für beliebige Zeiträume implementiert.

Als schnellen Hack habe ich mir die folgende Konfiguration ausgedacht, die ich mit dem TTL-Tx-Pin des besagten Chipsatzes bei TTL.TX.In verbinden werde.

Geben Sie hier die Bildbeschreibung ein

Der Tx-Ausgang des gesamten Geräts wird von TTL.TX.Out abgegriffen

BREAK ist der Gating-Eingang , der steuert, ob TTL.TX.Out im BREAK-Zustand ist oder nicht.

Die TTL-Pegel können ~5V DC oder ~3v3 DC betragen .

Meine Fragen sind:

  1. Was sollten die richtigen Werte von Rb, Rbe und Re sein?
  2. Ist dies ein geeignetes Design , mit dem ich BREAK für beliebige Zeiträume implementieren kann, ohne die "übliche" Übertragung zu beeinträchtigen?

Meine Befürchtungen sind:

  • ich. Der Vce-Abfall, typischerweise 0,7 V, kann die Qualität des Ausgangssignals verschlechtern (obwohl ich einen Vce-Abfall von 0,05 V gemessen habe - sind diese alten Transistoren jetzt so effizient?)

  • ii. Durch zu starkes Ansteuern des Transistors und @115000 bps könnten die UART-Signalausgänge stark beeinträchtigt werden

Natürlich sollte der Transistor in diesem Fall TTL.TX.Out wirklich nicht beeinflussen, da er wie ein einfacher Schalter wirkt, der entweder TTL.TX.In erdet oder nicht, aber ich möchte alle Bedenken zerstreuen, dass dieses Design Probleme verursachen kann die Linie.

Keine Antwort (deshalb ist es ein Kommentar ...): Sie möchten in der Lage sein, ein logisches Signal hoch zu zwingen. Die einfache Lösung dafür ist ein OR-Port. Warum die Probleme mit einem Transistor, wenn Sie einfach einen Chip mit OR-Anschlüssen (oder einen Single-Gate-Chip, wenn Sie wenig Platz auf der Leiterplatte haben) nehmen können?
@WoutervanOoijen: In meinem Fall ist ein BREAK logisch niedrig (~ OV DC oder GND-Pegel). ODER wäre trivial über Dioden zu implementieren gewesen.
Dieses Design ist fehlerhaft - es fügt am Anfang des Streams ein 0x00 ein und "frisst" das letzte Byte des Streams auf!
Die Frage muss die Quellspannung und -ströme beim Laden angeben, um die Geschwindigkeit und die richtige Schnittstelle zu TTL zu gewährleisten.
@Richman: Alle Geräte sind FETs außer diesem "Patch", und ich habe die Spannung bereits auf 5 V oder 3 V3 festgelegt. Wenn ich die Frage hätte besser machen können, schlagen Sie bitte vor, wie und ich werde sie zum Nutzen anderer bearbeiten.
Einfach gesagt, FET definiert keine VI-Kurve der logischen 0 und 1 der Quelle. eine Teilenummer oder ein expliziter Schaltplan oder maximaler Strom bei Nennspannung der Logik ist eine Alternative. Wenn Ihr gegebenes Design Break = 0 hat, ist der Tx-Ausgang nur ein 1K-Pulldown-Widerstand. Wenn Break hoch ist, muss der TX-Eingang ~5 mA plus Ihren Txout-Laststrom für Re=1K und Vcc=5V liefern. Kann er das zuverlässig fahren? hängt von den Spezifikationen des VI-Laufwerks ab. Oszilloskopfotos von Ein- und Ausgang würden immens helfen, oder V-Pegel für Tx-Ein- und -Ausgang. Haben Sie das Signal gesehen?
Ich bin überrascht, dass das OP die Lastkapazität zwischen "TTL" UART Tx und Rx-Ziel nicht erwähnt. Übersehen wir bei unseren Antworten zur Signalintegrität etwas, indem wir Standardlogik für 115-kBd-Signale verwenden, die mit CMOS in der Entfernung sehr begrenzt und für EMI-Latchup-Effekte anfällig sind? Nur eine Frage Welchen Weg nehmen Tx und gnd zum Empfänger? Welche Lastkapazität ist vorhanden? Treiberimpedanz, Übertragungsleitungsimpedanz und Abschlussimpedanz sind sehr wichtig, wenn die Signale bei Hochgeschwindigkeitsübergängen über einen Fuß oder so hinausgehen.
Der Abstand zwischen dem TTL-UART und dem Leitungstreiber (MAX232-Variante) beträgt etwa 4 mm

Antworten (1)

Nein, Ihre Lösung wirkt sich auf die normale Übertragung aus. Wenn der Kollektor des Transistors niedrig angesteuert wird (während das „Break“-Signal hoch ist), treibt das „Break“-Signal Strom durch die beiden 1K-Widerstände und den BE-Übergang des Transistors und hält den Ausgang (den Emitter) auf fast Vcc/2.

Was Sie wirklich wollen, ist ein gewöhnliches UND-Gatter. Wenn beide Eingänge hoch sind, ist der Ausgang hoch, aber wenn einer der Eingänge niedrig wird, dann geht der Ausgang niedrig. Beachten Sie, dass Sie für solche Anwendungen einzelne Gates in SOT23-Paketen erwerben können. Suchen Sie nach der NC7SZ- Familie von Fairchild oder der MC74VHC1GT- Familie von OnSemi. Dies wäre die bevorzugte Lösung.

Da Sie gefragt haben, können Sie auch aus Dioden ein UND-Gatter machen (kehren Sie sie einfach von der ODER-Konfiguration um und verwenden Sie einen Pullup anstelle eines Pulldowns als Last). Sie könnten sogar einen Ihrer NPN-Transistoren als Doppeldiode verwenden. Sie könnten auch einen zweiten NPN-Transistor als Emitterfolgerpuffer verwenden, der die durch die Dioden verursachte Pegelverschiebung aufheben würde. Siehe unten:

Circuitlab-Schema

Richtig, ich muss ein UND-Gatter implementieren, aber selbst ein einzelnes Gatter kostet mehr als diese Transistoren (ich habe sie bereits auf Lager). Was ist, wenn ich Re gegen Rc tausche? Das sollte den Strom begrenzen und GND wäre ~ 0,6 V (oder niedriger, da ich Vce mit ~ 0,05 gemessen habe, was unerwartet niedrig ist!)
Könnten Sie die von Ihnen erwähnten Optionen erläutern, insbesondere den Teil "Verwenden Sie einen Ihrer NPN-Transistoren als Doppeldiode", oder sollte ich das als neue Frage stellen?
Da ich Eng Mgr bei einem großen Contract Mfg war, wird das SN74AHC1G08DCKR-Teil in meiner Antwort < 0,04 $ zusammengebaut und in einem Volumen von 1K getestet, was niedriger ist als die Kosten aller diskreten Teile von Dave, selbst wenn Teile kostenlos sind. Das wäre meine Stimme. nicht einmal die Platzersparnis eines SOT-25 mitgezählt
Ich gebe Dave nur einen guten Rat als faire Gegenleistung
Dave - nun, wie würde das deiner Meinung nach funktionieren: circuitlab.com/circuit/gh3g6z/ttl_uart_gating_public
Ja, das sollte funktionieren. Sie können die Diode sogar eliminieren, wenn die Schaltung, die das "Unterbrechungs" -Signal erzeugt, als Open-Collector konfiguriert werden kann.
Wenn Sie 2 vorhandene Tri-State-Ports haben, einen für Tx-Daten und einen für Break = 0, wenn Tx = offen ist, können die Ausgänge verdrahtet werden ODER mit einem Pullup R = 10K und Mux in Software und vielen weiteren Variationen.
Dave, wie viel Spannungsspielraum gibt es für diese Anordnung?
Dave, wie weit wird dieses Signal reisen, bevor Bitfehler zwischen Tx und Rx auftreten?
Auswahl der richtigen Werte von Rb, Re und Rbe in einer NPN-Transistor-Emitterfolger-Konfiguration?
AntwortenHierDatenschutz-Bestimmungen1y, 0v