Dies ist ein Zitat aus dem ATmega32- Datenblatt:
By default, the successive approximation circuitry requires an input clock frequency between
50kHz and 200kHz to get maximum resolution. If a lower resolution than 10 bits is needed, the
input clock frequency to the ADC can be higher than 200kHz to get a higher sample rate.
Ich plane, 8 Bit ADC zu verwenden. Die Frage ist: Wie viel höher als 200 kHz kann ich gehen? Im Datenblatt konnte ich dazu keine Angaben finden. Ist es möglich, einen Prescaler von 64 oder 32 zu verwenden und daher ADC mit 250 kHz bzw. 500 kHz ohne Konvertierungsfehler auszuführen, wenn der uC mit 16 MHz läuft? Und was sind die möglichen Folgen, wenn ADC außerhalb der Spezifikation läuft?
Die maximale Frequenz des ADC ist mit 1MHz angegeben.
Das eigentliche Problem ist nicht genau der ADC selbst, sondern das Sample-and-Hold-Gerät, das in den ersten 2 Takten des ADC eine Abtastung der Eingangsspannung erhalten muss.
Wenn diese 2 Takte zwei kurz sind, kann der Speicherkondensator des S/H dem Eingangssignal nicht mit ausreichender Genauigkeit folgen.
Übrigens, deshalb gibt es auch eine minimale Frequenz. In diesem Fall ermöglicht die enorme Wandlungszeit, dass sich der Speicherkondensator während der Wandlung entlädt.
Bei einem Takt von 1 MHz erhalten Sie eine Umwandlungszeit von 13 us oder ungefähr 77 ksps. Auf 200 kHz Takt - 15 ksps.
Andi aka
Johnfound
Ashton H.
Johnfound
Ashton H.
Johnfound