Ich habe gehört, dass jedes Logikgatter eine Ausbreitungsverzögerung im Nanomaßstab hat.
Während sich das digitale Signal durch die Logikgatter ausbreitet, wird das Ergebnis der Signalausgabe eine Verzögerung aufweisen.
Obwohl die Verzögerung seit der Einheit im Nanomaßstab oder in Nanosekunden so kurz ist, können wir sie dennoch nicht unterschätzen, da das Ausgangssignal möglicherweise an einen anderen Pin-Eingang (seriell) geht, wodurch eine weitere Verzögerung (erhöhte Verzögerung) für den Endpunktausgang entsteht .
Können wir schlussfolgern, dass weniger Logikgatter bedeuten, dass der Fortschritt/die Berechnung/Ausbreitung schneller ist?
Wir wissen, dass der UND-Operator nur dann den Ausgang HIGH liefert, wenn beide Eingänge HIGH sind, sonst LOW. Diese Geschwindigkeit ist Standard, wenn sie mit TTL-Gattern angewendet wird.
Wenn wir die Gesetze von De Morgan anwenden, wissen wir, dass eine A AND BOperation dasselbe ist wie NOT(NOT(A) OR NOT(B)). Was nur mehr Ausbreitungsverzögerung verursacht, wenn wir es auf Logikgatter anwenden, obwohl beide Operationen die gleiche Ergebnisausgabe liefern.
Wir wissen, dass heutzutage eine große Anzahl von Logikgattern in Computern verwendet wird, und wir wissen, dass jeder IC (insbesondere CPUs) aus Logikgattern besteht. Wenn die CPU weniger Logikgatter hat, steigt die CPU-Leistung?
Eine wissenschaftliche Frage, die ich neben der Ingenieurfrage stellen möchte: Welche Faktoren verursachen eine Ausbreitungsverzögerung in einem Kabel?
Mir fallen ein: Leitungsart, Transistortechnik, Temperatur. Gibt es noch andere Faktoren?
Es ist definitiv so, dass die Frequenz mit einfacherer Logik steigen kann. Ein 3-GHz-Prozessor hat 333 Pikosekunden, um jede Operation abzuschließen. Ein paar zusätzliche Pikosekunden Verzögerung bedeuten eine niedrigere Betriebsfrequenz. Heutzutage ist ein Großteil der Verzögerung Drahtverzögerung, aber die Logikgatterverzögerung spielt immer noch eine Rolle.
Die Leistung steigt jedoch nicht unbedingt. Die Tore sind aus einem bestimmten Grund da. Sie tun nützliche Dinge.
Logiksynthese-Tools führen automatisch Dinge wie die Anwendung des De-Morgan-Gesetzes und andere kompliziertere Transformationen durch, um die optimale Logikimplementierung basierend auf den verfügbaren Standardzellen zu erhalten.
Die Grundidee ist richtig. Weniger Gatter bedeuten weniger Laufzeitverzögerung vom Eingang zum Ausgang des Netzwerks. Da 99 % der Logik heutzutage synchron sind, ist diese Laufzeitverzögerung die Obergrenze für das Taktsignal.
Tatsächlich ist eine der wichtigsten Techniken zur Beschleunigung des Logikdesigns das Pipelining: Wenn Sie ein Logiknetzwerk in der Mitte durchschneiden, sodass es die Arbeit in zwei Taktzyklen erledigt, beträgt die Ausbreitung jeder Hälfte mehr oder weniger die Hälfte, sodass Sie steigen können die Uhr, um einige Nanosekunden herauszuquetschen; Pufferung und Fanout sind ein weiteres großes Problem, da das Signal langsam wird und es tatsächlich eine messbare Zeit dauert, um die „Drähte“ zu durchlaufen.
Auf Siliziumebene verwendet man ohnehin keine „herkömmlichen Gates“, sondern einige prozessspezifische Primitive: Einige sind die üblichen Gates, andere sind … seltsamer (in FPGAs ist das grundlegende Primitiv zum Beispiel die Lookup-Tabelle). Glücklicherweise erledigt heutzutage die Software die meiste Arbeit (bei genügend Zeit zum Ausführen).
Muhammad Ikhwan Perwira
NOT(NOT(A) OR NOT(B)), kann sie mit komprimiert werdenA AND B. Beide Operationen liefern das gleiche Ergebnis, aber wenn nur das UND-Gatter verwendet wird, wird die Operation schnelleruser_1818839
Transistor