Beste Nutzung des M9K-Speichers in Max10 oder anderen Altera-FPGAs

Die einfache Antwort ist vielleicht, aber wahrscheinlich nicht. Es hängt wirklich davon ab, was den Speicher verwendet.

Es ist wichtig, die Struktur des Gedächtnisses zu berücksichtigen. Die M9K-Speichermodule sind echte Dual-Port-Module. Das bedeutet, dass sie über zwei unabhängige Schreib-/Leseports verfügen. Jeder dieser Ports hat einen Adressbus, einen Lesedatenbus und einen Schreibdatenbus. Das bedeutet, dass jeder Speicher entweder zwei unabhängige Single-Port-Speicher oder einen Dual-Port-Speicher hosten kann.

Um zwei zu hosten, ist jeder nicht größer als die Hälfte des M9K, und aufgrund der Tatsache, dass Sie das MSB an einem der Ports auf 1 und auf dem anderen auf 0 binden können, können Sie immer einen Port haben greift auf die obere Hälfte zu und der andere Port greift immer auf die untere Hälfte zu, und somit haben Sie zwei unabhängige Speicher (sie können sogar unterschiedliche Takte haben, da die Ports unabhängige Takteingänge haben).

Allerdings sind alle bis auf zwei Ihrer Speicher Dual-Port, was bedeutet, dass jeder in separaten M9Ks gehostet werden muss, da jeder eine unabhängige Kontrolle über beide Ports benötigt, sodass es keine Möglichkeit gibt, sie gemeinsam zu nutzen. Das Ergebnis ist, dass Sie den von diesen Blöcken verwendeten Speicher bei Bedarf kostenlos erhöhen können (bis zur Größe des M9K).

Das Schlüsselwort im obigen Absatz ist "unabhängig". Es gibt eine Ausnahme: Wenn jeder Speicher genau die gleichen Daten, Adressen und Steuersignale verwendet, wäre es möglich, sie auf den gleichen M9K abzubilden, solange Platz vorhanden ist. Dies wäre jedoch eine Optimierung, die Sie manuell vornehmen müssten, und es ist höchst unwahrscheinlich, dass sie möglich ist. Normalerweise stammen diese kleinen Erinnerungen von Dingen wie Pipeline-Stufen, die jeweils unabhängig gesteuert werden müssen.

Was sind die Möglichkeiten? Nun, zunächst akzeptieren Sie, dass es selbstverständlich ist. Jedes FPGA hat eine endliche Anzahl von "Blöcken" und Ihr Design erfordert eine bestimmte Anzahl von "Blöcken". Ob Sie jeden Block vollständig füllen oder nicht, ist irrelevant - dies ist einer der Hauptunterschiede zwischen dem FPGA-Design und dem ASIC-Design. Ressourcenverschwendung wird so ziemlich immer passieren, da dies die Strafe für so viel Konfigurierbarkeit ist.

Alternativ versuchen Sie herauszufinden, was genau den Speicher verwendet, und sehen, ob es möglich ist, anderen Speicher wie MLABs oder LCs zu verwenden. Dies sind verteilte Speicherressourcen, die eine viel geringere Kapazität für den Bereich haben - sie eignen sich gut für sehr kleine RAMs wie die 64-Byte-RAMs, die Sie beispielsweise haben. Sie haben jedoch unterschiedliche Fähigkeiten, und es kann sein, dass die hergeleiteten RAMs die Pipelining- und Latenz- oder Portkonfiguration erfordern, die in MLABs nicht unterstützt wird. In diesem Fall siehe den obigen Absatz.