Bus-Isolationsschaltung

Ich habe eine Frage zu BUS-Trennschaltungen.Geben Sie hier die Bildbeschreibung ein

Ist das ein korrektes Design? Sieht mir nicht aus. Das Buch sagte, dass, wenn POWOK hoch ist, zwei SMBUS miteinander verbunden werden. Aber ich denke, es ist falsch, das NMOS sollte eingeschaltet sein, wenn POWOK niedrig ist ...

Die anderen Schaltungen sind wie unten gezeigt. Ich denke, sein Zweck ist es, zwei Leistungsebenen des BUS zu isolieren. Wenn kein Strom vorhanden ist, ist der MOS ausgeschaltet, um den Strom von außen (zum SOC) zu verhindern, und beim Einschalten und bei R/W-Daten, wenn die Daten hoch sind, ist der MOS ausgeschaltet und die andere Seite wird gezogen -bis zur Ebene seiner Macht. und wenn die Daten niedrig sind, können sie durch das NMOS zur anderen Seite geleitet werden. Bitte korrigieren Sie, wenn hier etwas falsch ist.

Geben Sie hier die Bildbeschreibung ein

Antworten (1)

Für den ersten Schaltplan, wenn der POWOK niedrig ist, schaltet er den NPN-Transistor aus, was es dem Kollektorwiderstand ermöglicht, die beiden FET-Gates auf die positive Spannung zu ziehen und somit dem SMBus-Isolator zu ermöglichen, zwischen den VCC3- und den 3VSB-Leistungsdomänen zu funktionieren.

Das zweite Schema wird verwendet, um eine Umwandlung des SMBus-Pegels für die IPMB-Schnittstelle zwischen der 3V3SB-Domäne und der 5VSB-Domäne zu ermöglichen. Durch diese Schaltung ist kein besonderes Power-Gating vorgesehen. Es ist nur so, dass die typische Off-Board-Schnittstelle für IPMB seit Legacy-Zeiten 5-V-Signalpegel hat und die meisten modernen On-Board-Controller (SOC, Chipsatz oder BMC) 3,3-V-Signale für SMBus verwenden werden.

Danke Michael für das Feedback! Habe ich also Recht, wie es in 2. Schaltplänen funktioniert? Das heißt, wenn das Signal auf der linken Seite hoch ist, wird NMOS ausgeschaltet und die rechte Seite wird um 5 V hochgezogen und schließt die Pegelverschiebung ab und umgekehrt. Und wenn eine Seite niedrig ist, geht es durch das NMOS und macht die andere Seite ebenfalls niedrig, da das NMOS jetzt eingeschaltet ist. :)
Ja du hast Recht. Aber wenn die 5-V-Seite nach unten zieht, besteht das anfängliche Verhalten darin, dass die Body-Diode des NFET zuerst leitet und beginnt, die Source-Seite der 3,3-V-Seite nach unten zu ziehen. Dies beginnt, den FET einzuschalten, und dann wird das Low auf der ersten Seite mit dem Low auf der zweiten Seite verbunden.
Tolle Erklärung!! Exzellent! :)
Bus-Isolationsschaltung
AntwortenHierDatenschutz-Bestimmungen1y, 0v