CMOS-Wechselrichter: Zirkelschluss, um es zu verstehen?

Ich bin durch ein kleines Detail mit dem CMOS-Inverter verwirrt. Beachten Sie, dass ich wirklich ein Anfänger in der CMOS-"Theorie" bin. Hier die elektrische Schaltung:

Geben Sie hier die Bildbeschreibung ein

Bei "first view" verstehe ich das Prinzip. Wenn v ich N ist hoch ( v ich N = v D D ), dann ist das PMOS geöffnet und das NMOS geschlossen. Daher v Ö u T = 0 .

Gegenseitig, v ich N = 0 impliziert, dass das PMOS geschlossen und das NMOS somit geschlossen ist v Ö u T = v D D

Meine Frage

Ich habe Probleme, wenn ich mir die Details ansehe. Lass uns in Erwägung ziehen v ich N hoch zum Beispiel. Ein PMOS wird für geschlossen v G S < v T P < 0 (Schwellenspannung) und v G S > v T N > 0 für NMOS.

Aber dazu muss ich identifizieren, wo Quelle und Senke sind . Um herauszufinden, wo Source und Drain eines Transistors sind, muss ich herausfinden, welcher die höchste Spannung hat.

Aber wie ich es nicht weiß v Ö u T wie kann ich sie finden? v Ö u T versuche ich zu finden, also soll ich es nicht wissen (sonst ist die Argumentation ein Zirkelschluss) ...

Gibt es eine implizite Annahme, dass "by design" für CMOS-Schaltungen jede Spannung in der Schaltung überprüft wird 0 < v < v D D . Wenden Sie dies an v Ö u T Ich kann Source und Drain für beide Transistoren ableiten und mein Problem lösen?

Weil ich mir "im Prinzip" einige negative Spannungen vorstellen könnte und daher die Identifizierung von Source und Drain hier nicht einfach ist.

Verwenden Sie \$<stuff>\$, damit Latex richtig funktioniert. Sie haben den Schaltplan so gezeichnet, dass Sie beschriften, wo Source und Drain sein müssen. Übrigens gibt es einen richtigen und einen falschen Weg.
@Andyaka Ich habe $tex$ verwendet, aber es hat nicht funktioniert. Ich werde es mit dem \$ versuchen
@Andyaka für Source und Drain ist das eigentlich genau meine Frage: Soll der Transistor an dem Port, an dem Strom fließt, nicht symmetrisch sein. Und das ist eigentlich die Spannungsdifferenz, die Ihnen sagt, wo Source und Drain sind? Das ist wirklich meine Verwirrung und was meine Frage motiviert.
Nein, Transistoren sind in der Praxis nicht symmetrisch.
But for this I must identify where are source and drain. To identify where is the source and the drain of a transistor, I must find which one has the highest voltage.Nein, um Source und Drain zu identifizieren, müssen Sie wissen, ob Sie ein P- oder N-Kanal-Gerät haben, und dann ist Source der gemeinsame Anschluss des Inverters, den dieses Gerät bildet, also gehen die beiden Quellen, die mit GND und VDD verbunden sind, zu den beiden Drains die Ausgabe.
@Andyaka Ich bin mir nicht sicher, ob ich das verstehe. Wie hier erklärt electronic.stackexchange.com/questions/276820/… , spielen Source und Drain eine völlig symmetrische Rolle im Transistor.
@Neil_UK Ich verstehe auch nicht. Ihr Kommentar scheint zu implizieren, dass ich zum Identifizieren von Source und Drain eines Transistors eine Inverterstruktur haben muss? Aber ich könnte den Transistor auch "allein" verwenden ? Könnten Sie näher darauf eingehen? Danke.
Es gibt keine Mehrdeutigkeit, die P-Kanal-Source ist VDD, die N-Kanal-Source ist GND, Gates sind für den Eingang miteinander verbunden und Drains sind für den Ausgang miteinander verbunden.
@Justme Ich habe damals eine gezieltere Frage gestellt. Ich verstehe immer noch nicht. electronic.stackexchange.com/questions/541716/…
Das wurde geschlossen - aus den genannten Gründen.
@Andyaka, wenn ein Beitrag hätte geschlossen werden sollen, hätte es dieser sein sollen, der viel weniger Fokus hat. Der andere konzentriert sich auf den genauen Punkt, den ich vermisse, und muss den Inverter nicht aufrufen.
Eine CMOS-p-Kanal-Vorrichtung hat eine Source an positiver Versorgung. Es gibt nichts anderes (Symmetrie oder keine Symmetrie).
@Andyaka Aber gehen Sie nicht davon aus, dass nur zwei Spannungen im Spiel sind: "hoch" und "niedrig". Was ist, wenn das PMOS einerseits an Vdd/2 und andererseits an Vdd/4 angeschlossen ist? In diesem Beispiel gibt es keine "positive" Versorgung. Basiert Ihre Definition nicht auf einer Annahme über die mögliche Spannung, die Sie anlegen? (Nur Vdd und 0)
Ich habe keine Ahnung, wovon du sprichst. Nehmen wir an, das p ch-Gerät ist perfekt symmetrisch, dann kann es nur die Aufgabe erfüllen, für die es vorgesehen ist, wenn wir den positiveren Anschluss als Quelle betrachten. Wenn Sie es dann (Gedankenexperiment) physisch austauschen könnten, ist es immer noch die Quelle, die mit der positiveren Versorgung verbunden ist, obwohl sie ausgetauscht wurde.
@Andyaka, entspricht das nicht genau dem, was ich in meiner Frage gesagt habe? Die Source eines PMOS hat die höchste Spannung, während der Drain die niedrigste ist. "Um herauszufinden, wo Source und Drain eines Transistors sind, muss ich herausfinden, welcher die höchste Spannung hat." Vielleicht war mein Satz nicht klar genug, aber das war es, was ich meinte.
@Andyaka, als hätte ich einen bestimmten Transistor, ist das Gate leicht zu identifizieren. Dann schaue ich mir die beiden verbleibenden Ports an. Ich schaue, welcher die höchste Spannung hat. Er entspricht der Source für einen PMOS und dem Drain eines NMOS. Alle Ports wurden identifiziert, die Arbeit ist erledigt. Würdest du zustimmen?
Ihr Transistor hat Bulk mit Source verbunden, was ihn asymmetrisch macht.
@Andyaka Ok, das ist wahrscheinlich das Wissen, das ich verpasst habe. Danke.
Bei einem symmetrischen Transistor werden Source und Drain dadurch definiert, wie Sie ihn anschließen und verwenden.

Antworten (1)

Um herauszufinden, wo Source und Drain eines Transistors sind, muss ich herausfinden, welcher die höchste Spannung hat.

Aber wie ich es nicht weiß v Ö u T wie kann ich sie finden? v Ö u T versuche ich zu finden, damit ich es nicht wissen soll?

Sie wissen, dass die Ausgangsspannung niemals größer sein wird als v D D oder weniger als v S S .

Daher ist für das PMOS-Bauelement auf der High-Side die Source immer der Anschluss, mit dem es verbunden ist v D D und für das NMOS-Gerät auf der niedrigen Seite ist die Quelle der Anschluss, mit dem es verbunden ist v S S .

Wie andere in Kommentaren darauf hingewiesen haben, müssen Sie, wenn Sie dies aus diskreten MOSFETs mit drei Anschlüssen aufbauen, die vom Hersteller als Source und Drain bezeichneten Anschlüsse richtig anschließen, da sonst die Body-Diode leitet und der FET nicht in der Lage ist Strom zu blockieren. Wenn Sie das Gerät in einem IC bauen, können Sie den Bulk-Anschluss an die richtige Spannungsschiene anschließen, und das Gerät verhält sich symmetrisch, vorausgesetzt, Sie versuchen nicht, den Source- oder Drain-Anschluss über die Schiene hinaus zu treiben Schienen.

Danke für die Antwort. Ok, Source und Drain werden vom Hersteller bereitgestellt. Das Gerät ist nicht symmetrisch, da der Großteil mit der Quelle verbunden ist (wie von Andyaka in den Kommentaren erklärt). Und "im Allgemeinen" muss die Source eines PMOS an eine Spannung angeschlossen werden, die höher (oder gleich) ist als die Drain. Die Source eines NMOS muss mit einer Spannung verbunden werden, die niedriger (oder gleich) als die Drain ist. Würden Sie meiner Aussage zustimmen?
@StarBucK, ja, das ist richtig.
CMOS-Wechselrichter: Zirkelschluss, um es zu verstehen?
AntwortenHierDatenschutz-Bestimmungen1y, 0v