Ich verwende einige QFN-Geräte in einer Leiterplatte, die ich mit der Eagle-PCB-Software entwerfe. Die QFN-Gehäuse haben ein mittleres Pad, das geerdet ist und zur Wärmeableitung beitragen soll.
Wenn ich beim Erstellen des Pakets das mittlere Pad als tatsächliches Pad habe, erhalte ich DRC-Fehler, wenn ich Durchkontaktierungen auf dem Pad platziere, um es mit der Masseebene auf der gegenüberliegenden Seite der Platine zu verbinden.
Eine andere Möglichkeit wäre, das mittlere Pad von der Verpackung wegzulassen und es in die Platine hineinzuziehen, aber das ist eine ziemlich unbefriedigende Lösung.
Was ist der beste Weg, um mit diesem Problem umzugehen?
Ok, ich habe eine Lösung für dieses Problem gefunden.
Die Antwort besteht darin, das mittlere Pad mit ausgeschalteten "Stop" und "Creme" in die Verpackung zu legen und dann manuell Rechtecke für die "Stop"- und "Creme"-Schichten über das Pad zu zeichnen, wie sie sowieso erschienen wären.
Das physikalische Endergebnis ist das gleiche, aber das Platzieren von Durchkontaktierungen auf dem Pad erzeugt keine DRC-Fehler.
Wenn Sie das Paket / den Schaltplan für das Teil erstellen, weisen Sie das mittlere Pad einem zusätzlichen Pin auf dem Schaltplansymbol zu und binden Sie es an das richtige Signal (normalerweise GND oder gelegentlich VCC).
Wenn Sie den Schaltplan nicht verwirren möchten, können Sie in den meisten Design-Tools einen Pin ausblenden und ihn intern mit einem anderen Pin verbinden. Sie würden also einfach den Pin für das mittlere Pad verstecken und ihm mitteilen, dass es mit einem GND-Pin oder einem anderen Signal, mit dem es gekoppelt werden soll, gruppiert ist.
Wenn Sie das tun, sollten Sie die DRC-Prüfungen bestehen. Einige Design-Tools würden mehrere VIAs als Signalschleife behandeln und sie entfernen, Sie müssen möglicherweise ein Flag für das bestimmte Signal setzen, um diese Überprüfung zu vermeiden. Ich musste dies in der Vergangenheit mit Altium tun, aber ich glaube nicht, dass Eagle eine automatische Schleifenentfernung durchführt, sodass Sie dies wahrscheinlich überspringen können.
Wenn das mittlere Pad für das Wärmemanagement dient, müssen Sie sicherstellen, dass Sie genügend Durchkontaktierungen verwenden, um die Wärme zu leiten. In dieser Situation beziehe ich normalerweise die erforderliche Anzahl/Größe von Durchkontaktierungen in das eigentliche Gehäusedesign ein und schiebe sie nur dann im endgültigen PCB-Layout herum, wenn es wirklich nötig ist. Ich kann mich nicht aus dem Kopf erinnern, ob Eagle explodierende Gehäuseabdrücke zum Bearbeiten auf der Leiterplatte zulässt oder nicht.
Stecken Sie einfach die Vias in das Pad und leben Sie mit den DRC-Fehlern. Mit der von mir verwendeten Pulsonix-Software kann ich Vias ohne DRC-Fehler in Pads legen, sofern sie demselben Netz zugeordnet sind. Vielleicht können Sie das gleiche mit Eagle tun. Ich kann auch Pads jeder Form mit einem oder mehreren Durchkontaktierungen erstellen.
W5VO
leicht
W5VO