Entwerfen Sie eine Schaltung aus Logikgattern, Flipflops und/oder Multiplexern

Ich möchte eine einfache Schaltung aus Logikgattern, Flipflops (keine RLC-Komponenten) erstellen, um die folgende Aufgabe zu erledigen:

Diese Schaltung hat 5 Eingänge (4 positive reellwertige Signale$x_1, x_2, x_3, x_4$und ein Taktsignal$clk$). Die Ausgangssignale$y_1, y_2, y_3, y_4$werden wie folgt bestimmt:

An der steigenden Flanke von$clk$, das Ausgangssignal$y_i$mit$i =1,4$entsprechende maximale Eingabe$x_i$mit$x_i = max(x_1,x_2,x_3,x_4)$zu diesem Zeitpunkt wird Wert haben$1$während andere Ausgangssignale während dieser Periode Null sind.

Zum Beispiel,$x_3 = max(x_1,x_2,x_3,x_4)$Dann$y_3 =1$Und$y_1 = y_2=y_4=0$.

Da ich nicht weiß, wie ich von Logikgattern ausgehen soll, habe ich versucht, Verilog-Code zu schreiben und ihn dann synthetisiert, um die Schaltung zu erhalten. Allerdings finde ich das Ergebnis zu kompliziert als nötig. Komponenten wie Logikgatter, Flip-Flops, Multiplexer sind in Ordnung, aber der Komparatorblock ist möglicherweise zu komplex. Gibt es eine einfache Schaltung, um diese Aufgabe zu erledigen? Es kann aus dem Schaltungsdesign von Logikgattern bezogen oder von Verilog synthetisiert werden.

Eingangssignale$x_1, x_2, x_3, x_4$sind positive realwertige Signale, aber ich brauche keine hohe Präzision, nur etwa 3 signifikante Zahlen sind in Ordnung.

Unten ist mein Code und die Schaltung, die von diesem Code erhalten wird.

module example (clk, x1, x2, x3, x4, y1, y2, y3, y4);
input clk, x1, x2, x3, x4;
output reg y1, y2, y3, y4;

always @(posedge clk)
    if((x1>x2) && (x1>x3) && (x1>x4))
        begin 
            y1 <= 1'b1;
            y2 <= 1'b0;
            y3 <= 1'b0;
                y4 <= 1'b0;
        end
    else if((x2>x1) && (x2>x3) && (x2>x4)) 
        begin 
            y1 <= 1'b0;
            y2 <= 1'b1;
            y3 <= 1'b0;
            y4 <= 1'b0;
     end
    else if((x3>x1) && (x3>x2) && (x3>x4))
        begin
            y1 <= 1'b0;
            y2 <= 1'b0;
            y3 <= 1'b1;
                            y4 <= 1'b0;
        end
     else if((x4>x1) && (x4>x2) && (x4>x3))

        begin
            y1 <= 1'b0;
            y2 <= 1'b0;
            y3 <= 1'b0;
        y4 <= 1'b1;
        end
   endmodule

Schema aus dem obigen Code erhalten: