Ergebnis, wenn der logische Ausgang des IC gegen VCC kurzschließt

Philips NXP Nexperia verfügt über das HC(T)-Benutzerhandbuch , das in Abbildung 33 zeigt, was passiert, wenn Sie einen Ausgang überlasten:

Die Ausgänge werden also einen bestimmten Strom nicht überschreiten. Aber es ist immer noch zu hoch.

Dies zeigt typische Werte, nicht das mögliche Maximum, überschreitet aber dennoch sicherlich die I _O- Grenze von 25 mA, die den Chip sofort beschädigen kann.

Eigentlich ist dieser Graph für 4,5 V. Es gibt einen anderen Graphen für 2 V, bei dem der Strom unter 10 mA bleibt, also müssen Sie messen, was bei 3,3 V passiert.

Wie auch immer, der Leitfaden sagt in Abschnitt 8.2:

Der maximale DC-Nennstrom für einen Standardausgang beträgt 25 mA und der für einen Bustreiberausgang 35 mA. Diese Nennwerte werden durch die Stromfähigkeit der Metallspuren auf dem Chip und die langfristige Aluminiummigration vorgegeben, aber es wird erwartet, dass die Ausgangsströme während Schalttransienten zeitweise die maximalen Nennwerte überschreiten.

Ein kurzgeschlossener Ausgang führt auch dazu, dass der maximale DC-Nennstrom überschritten wird. Ein Ausgang darf jedoch für bis zu 5 s kurzgeschlossen werden, ohne dass der IC direkt Schaden nimmt.

Die Lebensdauer des ICs wird nicht verkürzt, wenn nicht mehr als ein Ein- oder Ausgang gleichzeitig während des In-Circuit-Logiktests („Back Drive“) auf GND oder V _CC gezwungen wird, solange die folgenden Regeln eingehalten werden:

• maximale Dauer: 1 ms
• maximale Einschaltdauer: 10 %
• maximale V _CC : 6 V

Bitte beachten Sie, dass das Kurzschließen eines Ausgangs für 5 s keine "direkten Schäden" verursacht, aber dies impliziert, dass es zu indirekten Schäden kommt, die die Lebensdauer des ICs verkürzen. Um dies zu vermeiden, müssten Sie die Dauer des Kurzschlusses unter 1 ms halten.

CMOS wird aus Nch- und Pch-Geräten mit einem entworfenen RdsOn hergestellt, der ~300 Ohm für die CD4000-Serie bei 15 V und 50 Ohm nominal für die 74HC-Serie und 25 Ohm nominal für die 74ALC-Serie mit einer breiten Toleranz betrug. Dies begrenzt den Kurzschlussstrom und wirkt sich auch auf Übergangsstromspitzen bei kapazitiven Lasten aus, ist jedoch im Allgemeinen für Geschwindigkeits- und kontrollierte Impedanzspuren bei maximaler Geschwindigkeit mit ca. 50 Ohm optimiert.

Verwenden Sie die Spezifikationen für Vol/Iol, um diese für logisch „0“ und (Vcc-Voh)/Ioh für eine logische „1“ auf dem P-Kanal zu erhalten. Es gibt einige thermische und Vcc-Effekte auf RdsOn, genau wie bei MOSFET-Schaltern, genauso wie Vgs RdsOn bei ~1V-Schwellenwertschaltern beeinflusst.

Ausgehend von diesem Verständnis, wenn Sie die Auswirkungen der Lastimpedanz mithilfe der Impedanzteilerbeziehung abschätzen. Normale Logik ignoriert, da es ein hohes R ist, aber C-Werte beeinflussen die Anstiegsgeschwindigkeit mit der RdsOn*C-Zeitkonstante, wobei C intern ist, L, C im Layout streuen und C von Lasten eingeben.

(Wenn das Datenblatt Iol(max) und Ioh(max) separat angibt, interessieren Sie sich für Iol(max) für mit VDD kurzgeschlossene Pins oder Ioh(max) für mit GND kurzgeschlossene Pins. Wenn das Datenblatt Io(max) angibt oder ähnlich, es ist der gleiche Wert für Hoch- oder Tieffahren. Ich nenne den relevanten hier Iomax.)

Der Ausgang liefert einen Strom von mindestens Iom. Der angegebene Datenblattwert ist jedoch der maximale Strom, den er immer von jedem dieser von ihnen hergestellten ICs liefern kann, sodass sein Wert wirklich das "niedrigste der Maxima" ist. Der tatsächliche Strom aus jedem einzelnen IC (Ioactual) wird etwas höher sein.

Dies verursacht eine Verlustleistung im High- oder Low-Transistor des Totem-Pole-Ausgangs. Dies kann also mit (Iomax x VDD) Watt vorhergesagt werden, ist aber wirklich (Ioactual x VDD) Watt für jeden IC.

Es hängt dann davon ab, wie lange das Design und die Struktur dieses IC diese sehr lokalisierte Verlustleistung in diesem Transistor bewältigen können, bevor er beschädigt oder zerstört wird.

Abgesehen davon habe ich früher 74LS und andere Logikchips der 80er Jahre verwendet, und wenn ich versehentlich Ausgänge kurzgeschlossen oder Logikausgänge miteinander verbunden habe, war der Chip fast immer beschädigt und musste ersetzt werden. Viele moderne Logik-ICs scheinen relativ robust zu sein, und ich habe FPGA-Pins, Speicherchip-I/Os und dergleichen minutenlang kurzgeschlossen, bevor ich meinen Fehler bemerkte, und sie haben überlebt und ein langes und glückliches logisches Leben geführt. Nicht das, worauf ich in der Produktion setzen würde, aber aus der Sicht des Laborspiels sind sie für mich ziemlich bombensicher.

Als allgemeine Regel gilt... Bringen Sie niemals einen Ausgangsstift an einer der beiden Schienen an...

Der Klemmstrom ist der maximale Strom, dem die Schutzdiode am Pin standhält, wenn Sie versuchen, den Pin mit einer Spannung außerhalb des Versorgungsbereichs des Geräts zu treiben. Sie können das in Ihrer aktuellen Frage ignorieren.

Wenn Sie einen angetriebenen Stift an eine Schiene binden, überschreiten Sie definitiv Io und beschädigen letztendlich das Gerät.

In diesem Fall beträgt der maximale Ausgangsstrom ±25 mA, was im Grunde dem Strom entspricht, dem dieser Ausgang ohne Beschädigung standhalten kann. Wenn Sie Q auf VCC kurzschließen, wenn es hoch ist, wird nicht viel passieren. Wenn Sie Q auf VCC kurzschließen, wenn Q niedrig ist, werden Sie einen ziemlich hohen Strom durch die Ausgangsgeräte auf Q ziehen, was den IC beschädigen wird.

Im Allgemeinen kein Problem: Die Laufwerksfähigkeiten dieser Chips sind ziemlich begrenzt

Wenn Sie jedoch viel an vcc oder gnd binden oder sie einen erheblichen aktuellen Antrieb haben, kann dies ein Problem sein.

Verwenden Sie stattdessen einen Widerstand.