FPGA-Simulation mit Quarzoszillator Was tun mit XTL-Eingang?

Ich habe einen Kristalloszillator (und CCC) in einem IGLOO2-FPGA-Design von Microchip/Microsemi instanziiert, und das VHDL-Modul des Oszillators hat einen XTL- Eingangspin .

Was ist die richtige Vorbereitung/Verkabelung für die Simulation?

Aus der Dokumentation ist mir nicht klar, was mit diesem Pin zu tun ist:

„Der Quarzoszillator liefert ein Taktsignal von bis zu 20 MHz. Physikalisch erfordert er den Anschluss an einen externen Quarz, für Simulationszwecke liefert der XTL-Pin jedoch ein Taktsignal, das mit der gewünschten Eingangsfrequenz läuft.“

Es ist ein Eingangspin , also wie liefert er ein Taktsignal?

Um es klar zu sagen, meine Frage bezieht sich nicht auf Quarzoszillatoren und wie sie funktionieren, sondern auf die richtige Verkabelung in einer Prüfbank und auf höchster Ebene.

Dezember-Referenz: https://coredocs.s3.amazonaws.com/Libero/11_8_sp4/sf2_mlg.pdf

Ich würde erwarten, dass ein Pin der Eingang ist und sein gepufferter Ausgang daneben für die Rückmeldung an den Kristall verwendet wird.
Vielleicht. Aber es ist ein Makro, also sind mehrere Verbindungen nicht sichtbar, und ich denke, die Kristallverbindung ist im VHDL-Modul transparent, kein Feedback sichtbar oder so (es ist keine analoge Simulation). Ich verstehe nicht einmal, warum ein XTL-Pin für die Simulation benötigt wird: Das Osc-Modul kann nur den Ref-Takt erzeugen, der direkt an die PLL geht und sowieso nie im Design verwendet wird. Den Prüfstand könnten wir dann aus der PLL füttern... es sei denn, mir fehlt hier etwas komplett.
Ich denke, Sie sollten die Dokumentation für diese bestimmte IP anhängen.
@MituRaj ok, fertig. Ich würde mich freuen, wenn Sie Ihre Erkenntnisse zur Verfügung stellen, auch wenn sie nicht gerätespezifisch sind. Ich habe den Verdacht, dass der TB das XTL-Taktsignal liefern muss und es nur zum CCC/PLL durchgereicht wird, und als FPGA-Top-Level wird der Port einfach offen gelassen. Aber ich mag es nicht zu raten ... und Ports zu öffnen.
Was ich verstanden habe ist (wenn XTL die Eingabe des Makros ist), XTL wird nur für Simulationszwecke verwendet, wenn CCC im XTLOSC-Modus ist. Es emuliert die Quarzfrequenz, die der Benutzer auf der Platine verwendet, und unabhängig davon, welche Taktfrequenz Sie dort einspeisen, Sie erhalten dieselbe bei CLKOUT in der Simulation. Für den RC-Oszillator-Modus ist dies irrelevant, da die Frequenz an Bord und damit auch in der Simulation festgelegt ist.
@MituRaj mit "Sie erhalten dasselbe bei CLKOUT in der Simulation" Ich nehme an, Sie meinen die gleiche Taktfrequenz nach dem CCC / PLL, nicht die gleiche Kristallfrequenz ?
Die Existenz des Kristalls oder seine Frequenz ist dem Simulator nicht bekannt. Aber Sie müssen simulieren, als ob es existiert. Der XTL-Eingang ist eine Möglichkeit, seine Frequenz an den Simulator zu übermitteln.
@MituRaj tatsächlich ist der OSC-Block mit der xtal-Frequenz konfiguriert, von der Timing-Einschränkungen abgeleitet werden; so konzeptionell hätten sie es wie beim RC OSC weglassen können. Daher kam meine Verwirrung. Ich mag es nicht, doppelt zu definieren, Eingänge offen zu lassen usw.

Antworten (1)

Mein Verständnis der Beschreibung ist, dass Sie für die Simulation XTLein Signal von Ihrer Prüfbank einspeisen, das der Frequenz Ihres Kristalls entspricht, um die Simulation verschiedener Frequenzen zu ermöglichen. Verwenden Sie dann CLKOUTin Ihrem Design weiter, als ob Sie einen echten Kristall hätten.

Für die Synthese XTLwird es entweder aus der obersten Ebene herausgeführt und dem richtigen Pin zugewiesen, oder es wird unbeschaltet gelassen, wodurch die Synthese-Tools es automatisch der richtigen Oszillator-Hardware zuordnen. Kann nicht sagen welche.

Ja, zu diesem Schluss komme ich auch. Ich werde es versuchen und die Protokolldateien sorgfältig lesen (ich mag immer noch keine unverbundenen Eingaben ...).
Bestätigt: Während der Simulation muss dem XTL-Eingang ein passendes Taktsignal durch die oberste Ebene von der Testbench zugeführt werden, und für die Synthese wird es vom Tool mit dem entsprechenden IO für den Kristall gemäß dem IO-Bericht verbunden.
FPGA-Simulation mit Quarzoszillator Was tun mit XTL-Eingang?
AntwortenHierDatenschutz-Bestimmungen1y, 0v