Ich habe ein FPGA-Board entworfen, das zu einem einzelnen Knoten von vielen in einem Rechencluster wird, den ich für einige wissenschaftliche Berechnungen baue. Die Hoffnung ist, es skalierbar zu machen und es mir zu ermöglichen, es zu aktualisieren, um es auf weitere Formen der Berechnung (Sicherheit, Simulationen usw.) auszudehnen.
Im Wesentlichen habe ich Entwicklungsboards verwendet, um GPIO und USB, Ethernet und dergleichen zu simulieren und zu testen. Meine Implementierung verwendet jedoch derzeit 4 FPGAs, und ich beabsichtige, diese Zahl zu erhöhen, und mein Budget unterstützt einfach nicht den Kauf mehrerer Entwicklungsboards, um das Verschieben von Auftragsdaten zwischen den FPGAs zu testen.
Ich muss im Wesentlichen meine Umgebung simulieren, und obwohl ich über reichlich Rechenfähigkeiten verfüge (mir steht ein ganzes Labor zur Verfügung), versuche ich derzeit, eine Testbench zum Verschieben von Daten zwischen den FPGAs sowie einen DDR3-Speichercontroller zu entwickeln die ich für große Datenbewegungen und -manipulationen implementieren möchte.
Da ich bei meiner Arbeit mit FPGAs größtenteils auf die Verwendung eines Prüfstands verzichten konnte, muss ich noch einen entwickeln, um meine simulierten Ergebnisse zu verifizieren. All dies wurde bisher auf Xilinx erledigt.
Irgendwelche Ideen, wo ich mit der Entwicklung einer VHDL-Testbench beginnen kann?
Es hängt alles davon ab, was Sie simulieren möchten.
Es ist ziemlich einfach, eine Testbench zu erstellen, um eine Uhr zu erstellen, ein paar IOs einzurichten usw., aber es wird viel komplizierter, wenn Sie USB oder andere Protokolle simulieren möchten.
Diese Webseite vermittelt Ihnen ein ziemlich gutes allgemeines Verständnis dafür, wie dies zu tun ist:
FPGA-Programmierung Schritt für Schritt
Es gibt einige kommerzielle Tools, die Ihnen bei der Erstellung von TBs helfen, aber es gibt auch kostenlose Tools wie „ The VHDL Test Bench “, mit denen Sie die TBs schneller und einfacher erstellen können.
Für ein großes Projekt wie Ihres (ich nehme an, es ist groß, da Sie 4 FPGAs in Ihrem Design und viele IPs haben), würde ich vorschlagen, dass Sie sich hinsetzen und entscheiden, WAS Sie testen möchten, was Ihr Ziel mit der Simulation ist und wie viel Zeit, die Sie dafür aufwenden möchten. Erstellen Sie dann eine Liste der Blöcke, die Sie testen möchten, und finden Sie entweder Stimuli-Dateien für sie oder schreiben Sie sie selbst.
Prüfstände sind nicht so schwierig. Ein Ausgangspunkt für die Lektüre könnte die Website von Doulos sein . Dort finden Sie eine kurze Einführung in Testbenches.
Kurz gesagt, Sie schreiben sie in einer HDL-Sprache (VHDL, Verilog, ...). Der Prüfstand spielt die Rolle der Welt außerhalb Ihres Designs/FPGAs. Es könnte also einige Eingangstakte oder andere Eingangssignale erzeugen. Und könnte überprüfen, ob die Ausgabe Ihres Designs Ihren Erwartungen entspricht. Ihr Design selbst ist dann ein instanziierter Block (normalerweise als DUT, Device Under Test bezeichnet) in Ihrer Testbench.
Sie kompilieren die Testbench und entwerfen mit einem Compiler und simulieren beispielsweise mit Modelsim (Mentor) oder Isim (Xilinx).
Signus
FarhadA