FPGA-Streaming-Daten

Ich möchte wissen, wie ich Daten von meinem PC zu meinem FPGA und vom FPGA zurück zu meinem PC streamen kann. Ich habe ein Cmod A7 Artix 35-t Xilinx FPGA. Ich habe einige Antworten online gelesen, aber vieles scheint ziemlich hoch zu sein, und es gibt keine sicheren Details. Ich habe gehört, dass das Ethernet-Protokoll verwendet wird, um die Datenpakete, USB, DMAs zu senden. Hat jemand bereits Erfahrung mit der Implementierung von Streaming von Daten hin und her vom FPGA und PC?

Wäre dies auch möglich in VHDL zu implementieren? Wenn ja, wie wäre das Verfahren?

Ja, ich habe es mit Highspeed-USB, PCIe und mit Gigabit-Ethernet gemacht. Haben Sie eine konkrete technische Frage oder nehmen Sie nur an einer Umfrage teil? Vielleicht sollten Sie uns etwas über Ihre Anforderungen in Bezug auf Bandbreite, Latenz und andere relevante Anwendungsdetails mitteilen.
Jede Datenübertragungsrate von bis zu 10 Mbit / s wäre in Ordnung, aber ich interessiere mich dafür, wie sie in VHDL implementiert werden kann. Ist dies möglich, ohne IP-Cores zu verwenden, die von Anbietern bereitgestellt werden?
Finden Sie heraus, wo Sie einen geeigneten IP-Core kaufen können
Ist dies die einzige Option, ist es zu schwierig, es mit VHDL zu implementieren?
USB wurde mit einem Chip von FTDI realisiert, der über eine FIFO-Schnittstelle verfügt, ohne eine Hersteller-IP zu verwenden.
Danke, Dave, ich werde mich darum kümmern

Antworten (2)

Das Artix-Gerät auf dieser Platine bietet keine PHY-Optionen, daher muss Ihr PC unabhängig von Ihrem gewählten Schema über eine Art Support-Bridge verbunden werden.

Eine vernünftige Wahl wäre eine USB-zu-FIFO-Schnittstelle wie die FTDI FT600. Sie könnten auch eine eMMC- oder SDIO-Bridge in Betracht ziehen, die aufgrund ihrer Protokolle komplexer sein wird. SPI ist auch möglich, vorausgesetzt, Sie haben eine geeignete Brücke. Sie könnten auch eine UTMI+- oder ULPI-Brücke zu USB in Betracht ziehen.

Leider reicht dieser Artix nicht für viel mehr als das mit einem modernen PC. Der XA35T hat eine Version mit einem PCIe-Hardcore und PHYs mit Pins, aber nicht auf dem Digilent CMOD.

Danke, vielleicht suche ich nach einer Netzwerkschnittstelle wie
Ja, das könnte physisch mit der Platine verbunden werden. Das Problem wird sein, dass Sie zur Unterstützung der höheren Schichten des IP-Stacks eine CPU benötigen. Der XA35T ist ein kleines Gerät, Sie müssen sehen, ob dafür genügend Ressourcen vorhanden sind und was auch immer Ihre Benutzerlogik benötigt.
Ahh okay, das FPGA benötigt also genügend Hardware-Ressourcen, um das Kommunikationsprotokoll zu implementieren. Werde es mir mal anschauen, danke für deine Hilfe!

Ich denke, der einfachste Weg, zwischen PC und Xilinx-FPGAs zu kommunizieren, ist die Verwendung eines fertig gebauten Ethernet-Kerns von FPGA-cores.com. Sie finden sie hier . Diese können kostenlos verwendet werden, wenn sie für den persönlichen, nicht kommerziellen Gebrauch bestimmt sind.

Auf dem CMOD A7 gibt es jedoch keine Ethernet-Phy, also müssen Sie so etwas wie das übliche LAN8720 mit fast einem pmod-Anschluss hinzufügen. Sie müssen den tx1-Pin mit einem Patch verbinden.

Ahh vielleicht würde das funktionieren
FPGA-Streaming-Daten
AntwortenHierDatenschutz-Bestimmungen1y, 1v