Es gibt ein paar Fragen, die den Unterschied zwischen Standard-CMOS-Prozessen und der DRAM-Herstellung erwähnen:
Warum haben Mikrocontroller so wenig RAM?
Wie integrieren sie bei der Herstellung von SDRAM Logik in einen DRAM-Prozess?
Welche Unterschiede sind das genau, oder ist das Betriebsgeheimnis? Ich hätte gerne eine detaillierte Antwort für jemanden mit einem allgemeinen Verständnis des lithografischen Prozesses auf hohem Niveau.
Hier ist ein (leicht veraltetes) Papier, das die Unterschiede diskutiert: http://www.ece.neu.edu/faculty/ybk/publication/ASSESSING_MERDRAM_ELSEVIER.pdf
Im Grunde läuft es auf ein paar wichtige Unterschiede hinaus.
Leckstrom. Die Durchgangstransistoren für die DRAM-Zellen müssen extrem leckarm sein, da sonst der Leckstrom das in der Zelle gespeicherte Bit so schnell beeinflusst, dass Daten zwischen den Auffrischzyklen verloren gehen. Eine verwendete Technik ist die Substratvorspannung – die „Masse“ des Wafers wird auf einer Spannung ungleich Null gehalten, um die Transistorleistung zu ändern. Für die Logik möchten Sie, dass das Substrat für die beste Leistung (höchste Geschwindigkeit) auf 0 V sitzt. Das Papier weist darauf hin, dass der Aufbau eines DRAM auf einem 0,5-um-Logikprozess zu einem 20-mal häufigeren Auffrischungszyklus führen würde, als dies für einen DRAM-Prozess erforderlich wäre. Die höhere Aktualisierungsrate führt zu einem erhöhten Stromverbrauch und kann zu Verzögerungen beim Speicherzugriff führen.
Schwellenspannungen. Hohe Schwellenspannungen sind erforderlich, um den Leckstrom zu senken. Transistoren mit hoher Schwellenspannung schalten jedoch langsamer, da die Eingangsspannung höher ansteigen muss, bevor der Transistor schaltet, was mehr Zeit in Anspruch nimmt. Die Schwellenspannung kann durch Anlegen einer Substratvorspannung oder durch Erhöhen der Dotierstoffkonzentration eingestellt werden. Die Veröffentlichung gibt an, dass die DRAM-Prozess-Schwellenspannungen etwa 40 % höher sind als die Logikprozess-Schwellenspannungen. Es ist möglich, verschiedene Transistoren unterschiedlich stark zu dotieren, aber dies erhöht die Prozesskomplexität.
On-Chip-Verbindungen. DRAM-Designs sind sehr regelmäßig und umfassen viele parallele Drähte mit relativ wenig Überkreuzungen. Logikdesigns erfordern viel mehr Komplexität. Folglich unterstützen DRAM-Prozesse nicht so viele Metallschichten wie Logikprozesse. Die Oberfläche eines DRAM ist aufgrund der Konstruktion der DRAM-Zellen auch sehr holprig, was die Anzahl der verwendbaren Metallschichten begrenzt. Logikdesigns sind viel flacher und Planarisierungstechniken werden verwendet (sehr feines Polieren), um jede Schicht zu glätten (planarisieren), bevor die nächste Schicht darauf aufgebaut wird. DRAM-Prozesse unterstützen im Allgemeinen etwa 4 Metallschichten, während Logikprozesse mehr als 7 oder 8 unterstützen. Der aktuelle logische Stand der Technik sind 13–14 Metallschichten.
Andere Probleme. Die DRAM-Zellenleckage muss sehr niedrig gehalten werden, um die Ladung in den Zellenkondensatoren zu halten. Die Kondensatoren müssen außerdem sehr flächeneffizient sein, was bei Kondensatoren auf Silizium nicht einfach ist. DRAM-Prozesse verwenden einen ziemlich spezialisierten Prozess, um die Kondensatoren aufzubauen, der bei regulären Logikprozessen nicht verfügbar ist.
TL;DR: DRAM-Prozesse erzeugen langsame Logik, Logikprozesse erzeugen undichten DRAM. Die Hauptprozessunterschiede sind die Anzahl der Metallschichten, die Transistordotierung, die Kondensatorkonstruktion und die Substratvorspannung.