"Gestapelter" NAND-Flash-Speicher; 2 Chips auf einem einzigen Schaltkreis?

Entschuldigung, wenn dies eine dumme Frage ist, ich bin ein Neuling, der sich gerade mit der eigentlichen Hardware-Seite der Dinge befasst.

Offensichtlich fange ich klein an, nur ein einfacher Umbau eines BGA-Chips, um meinen eigenen Einplatinencomputer zu bauen, und wollte wissen, wie man das alles macht . Wie auch immer, ich frage mich, ob es möglich ist, zwei NAND-Flash-Speicherchips auf dieselbe Schaltung zu setzen, um den Speicher zu verdoppeln (dh 8-GB-Chip + 8-GB-Chip = 16-GB-Chip). Versuchte Google, aber es ist mit Millionen von nutzlosen Blogs aufgebläht, die alle nützlichen Informationen begraben.

So ungefähr (außer dass offensichtlich alle Verbindungen verbunden sind):Schema zur Verdeutlichung

Wenn nicht, was würde theoretisch passieren? Ich vermute, es würde die gleichen Daten auf beide Chips schreiben (was sich als nützlich erweisen könnte), aber ich weiß es wirklich nicht.

Vielen Dank im Voraus :)

Vielleicht möchten Sie sich mit den Begriffen Chip Select/Enable vertraut machen
Interessanterweise sind die Teile, auf die Sie oben verweisen, bereits gestapelt. spansion.com/Support/Datasheets/S34ML08G1.pdf
Huh, das ist mir nicht aufgefallen. Wird dies seine Fähigkeit beeinträchtigen, wieder „gestapelt“ zu werden, oder können diese Arten von Komplexität unbegrenzt weitergehen?
Der Begriff „Stacked NAND“ bezieht sich auch auf das Unterbringen mehrerer Dies (Chips) in einem Gehäuse. Zur Adressierung der einzelnen Chips werden, wie erwähnt, Chip-Select- oder Chip-Enable-Signale verwendet. Warum dieser gestapelte RAM? Denn dann passt mehr Speicher in den Raum eines einzigen Pakets.
Sie können Chips so lange parallelisieren, bis (a) sich die Buseigenschaften verschlechtern, weil die Last zu hoch oder der Bus zu lang ist, oder (b) Ihnen die Treiberstifte für Chip-Aktivierungssignale ausgehen.
Okay, im Datenblatt von @Peter, Abbildung 3.2, wird eine einzelne Chipauswahl angezeigt, im Gegensatz zur "herkömmlichen" doppelten Chipauswahl in 3.3. Nach dem, was ich hier gelesen habe, handelt es sich um einen „intelligenten Speicher“, der es beiden ermöglicht, wie ein monolithischer Chip zu arbeiten, während der Prozessor dennoch als separate Chips darauf zugreifen kann. Nun stellt sich die Frage, ob ich 2 Chips wie diesen nehmen und eine ähnliche Anordnung mit einer einzigen Chipauswahl erstellen kann, während alle 4 Chips für den Prozessor zugänglich sind.
Möglicherweise, aber schauen Sie genau hin: Das DDR-PDF zeigt die beiden Chips, die obere und untere 8-Bit-Busse verarbeiten, kombiniert zu einem 16-Bit-Bus. Das Cypress-Datenblatt zeigt zwei 8-Bit-Busse kombiniert zu einem 8-Bit-Bus. Es gibt eindeutig eine intelligente Adressierung, aber Sie müssten mehr darüber erfahren, wie sie tatsächlich funktioniert (eine Art interne ID?). Lesen Sie die ONFI-Spezifikation (Sie müssen diese sowieso lesen) und sehen Sie, was sie sagt.

Antworten (1)

Dafür sind die "Chip Enable" (CEn) Signale da.

Diese sind aktiv-low (dafür steht das nachgestellte n, kann in Diagrammen auch als Balken über dem Namen dargestellt werden). Sie verbinden alle Pins von zwei Chips mit Ausnahme der Chipfreigaben und verbinden dann die CE-Signale mit einer Art Adressdecoder.

"Gestapelter" NAND-Flash-Speicher; 2 Chips auf einem einzigen Schaltkreis?
AntwortenHierDatenschutz-Bestimmungen1y, 0v