Gibt es Konventionen für die Darstellung hierarchischer Komponenten in einem Schaltplan?

Angenommen, ich entwerfe ein Gerät mit vielen sich wiederholenden Elementen, wie z. B. einen 8-Kanal-Audiomixer. Jeder Kanal wird funktionale Einheiten haben, die identisch und wiederholt sind, zum Beispiel einen Verstärker.

Um den Schaltplan der obersten Ebene lesbar zu halten, ermöglicht meine Schaltplanerfassungssoftware, dass Schaltpläne hierarchisch sind, wobei der Schaltplan der obersten Ebene Symbole enthält, die Unterschaltungen darstellen.

Ein Beispiel:

schematisch

Simulieren Sie diese Schaltung – Mit CircuitLab erstellter Schaltplan

Welche Konventionen gibt es, um dies visuell darzustellen? Gibt es Konventionen, um dem Leser eines Schaltplans einen Hinweis darauf zu geben, dass A1, A2 und A3 keine diskreten Komponenten oder ICs sind, sondern eine auf einer anderen Seite definierte Schaltung?

Welche Konventionen bestehen für die Benennung (zum Drucken auf der Leiterplatte) der diskreten Komponenten, aus denen diese Teilschaltungen bestehen? Wäre es sinnvoll, den Namen des Symbols und der Komponenten zu verketten, also würde ich im obigen Beispiel bei A1R1, A1R2, A2R1, A2R2, ... landen? Gibt es ein herkömmliches Präfix für die Namen der Symbole, A1-A3 im Beispiel, das auf ihre Natur hinweist? (Wie C1 einen Kondensator vorschlägt, etc ...)

Haben Sie hierarchische (statt flache) schematische Designs in Betracht gezogen, Phil? OrCAD unterstützt diese und scheint zu tun, was Sie verlangen. Sie haben ein Schema der obersten Ebene, das alle Subsysteme miteinander verbindet, und identische Subsysteme werden nur einmal gezeichnet.
@Andyaka Das ist genau das, was ich in Betracht ziehe, obwohl ich gschem verwende. Ich frage mich nur, ob es Konventionen gibt, denen ich beim Zeichnen des Schaltplans und Benennen der Komponenten folgen kann, die es anderen erleichtern, zu verstehen, was vor sich geht. gschem selbst erlegt keine solchen Konventionen auf: Die Symbole für Teilschaltungen werden genauso gezeichnet wie die Symbole für diskrete Komponenten.
Hierarchisch ist alles ein gutes Konzept und funktioniert tatsächlich recht gut, wenn Sie es für FPGA-Designs verwenden, bei denen das Massieren des Designs zu fast 100 % über automatisierte Tools erfolgt. Auf der anderen Seite fällt es auseinander, wenn Sie auf der PC-Board-Ebene arbeiten, wo Sie manuelle Anstrengungen unternehmen müssen, um zuerst das Board zu layouten und später mehr Aufwand für die Fehlersuche auf dem Board zu betreiben. Ich empfehle dringend, dass Sie die Funktionen zum Ausschneiden und Einfügen Ihres Schaltplanwerkzeugs verwenden, um das Schaltplandesign flach zu halten. Ein gut gezeichneter Schaltplan ist ein Segen, wenn es darum geht, das Board zu debuggen und zu testen.
Ich denke, ich stimme @Michael zu - ich habe mich aus den angegebenen Gründen immer dagegen gewehrt, hierarchische Wege zu gehen - ein anderer Typ, mit dem ich früher gearbeitet habe, hat es vorgezogen, hier dwgs zu machen, aber beim Testen der PCBs kam es immer zu einem Durcheinander - man musste suchen Schaltungsreferenzen, weil sie nicht explizit gezeichnet wurden (sondern sie wurden erstellt) und es hat mich deswegen sehr verärgert.
Es hängt davon ab, was gut mit Gschem zusammenspielt (und vermutlich mit Geda PCB und den Netlister-Tools). Ich habe diese verwendet, aber noch nicht hierarchisch. Ich habe R1008, C2003 usw. gesehen, bei denen die erste Ziffer der Kanal ist und R47 sich auf der obersten Ebene befindet, weiß aber nicht, ob gschem dies unterstützt.
Lassen Sie mich hinzufügen, dass ich mehr als meinen Anteil an Designprojekten gesehen habe, bei denen andere Ingenieure dachten, dass sie sich so viel Zeit sparen würden, wenn sie den Schaltplan hierarchisch zeichnen, nur um viel mehr Arbeit im gesamten Entwicklungszyklus des Projekts zu verursachen sich selbst und alle anderen Personen, die mit ihrem Schaltplan arbeiten müssen. Die Bandbreite der Probleme ist zu breit, um hier in einem Kommentar darauf einzugehen, aber ich kann eines hervorheben, bei dem selbst das teuerste CAD-Tool für Unternehmen am Ende nicht alle Instanzen hierarchischer Referenzbezeichnungen auf der Platine richtig behandelte und einen erneuten Durchlauf verursachte
Es kann sich lohnen, eine Stunde oder so zu investieren, um ein hierarchisches Mickey-Mouse-Design durch Gschem usw. zu bringen. Vier Emitterfolger und ein paar Komponenten der obersten Ebene oder so. Wenn es so funktioniert, wie Sie es möchten, großartig! Wenn sich die Tools wehren, dann hör auf Michael und Andy.
Hier ist das aktuelle Design , falls es jemanden interessiert. Sehr viel ein work in progress. Und ja, ich weiß, es ist riesig. Daher die Frage :)

Antworten (1)

Leider gibt es keinen anerkannten Standard. Wie bei den meisten Schaltplänen kommt es darauf an, was am besten funktioniert, um die Informationen für Ihre Gruppe zu vermitteln.

Jedes Tool wird auch hierarchische Designs auf unterschiedliche Weise implementieren. Mit Altium können Sie beispielsweise Suffixe zu Referenzbezeichnungen hinzufügen. Eine Möglichkeit für Sie wäre, R1_1, R1_2, R1_3 .. U1_1 U1_2 U1_3 zu haben.

http://techdocs.altium.com/display/ADOH/Multi-Channel+Design+Concepts

Es ist theoretisch eine praktische Funktion, opfert jedoch die Möglichkeit, Referenzbezeichner basierend auf der Leiterplattenplatzierung festzulegen, was viel praktischer ist, wenn Sie R1_2 austauschen müssen, aber jetzt keine Ahnung haben, wo es sich befindet, ohne Ihr Layout zu durchsuchen.

Gibt es Konventionen für die Darstellung hierarchischer Komponenten in einem Schaltplan?
AntwortenHierDatenschutz-Bestimmungen1y, 0v