Gibt es standardmäßige interne FPGA-Busse? Ich habe immer eine Art bidirektionalen Bus zwischen meinen internen Blöcken verwendet, aber gibt es eine Standardmethode dafür?
Hier ein kleiner Überblick über chipinterne Busse, die für FPGAs geeignet sind:
Advanced Microcontroller Bus Architecture (AMBA) von ARM Ltd.
Aktuelle Version: 5 Spezifikationen
Weiterführende Literatur: Wikipedia
Allgemein bekannte Busse in dieser Familie:
Avalon von Altera jetzt Teil von Intel
Aktuelle Version von 12.2015: Avalon Interface Specifications
CoreConnect von IBM
Aktuelle Version: 4.6 Spezifikation (kein offizieller Link gefunden)
Weiterführende Literatur: Wikipedia
Bekannte Busse dieser Familie:
Open Core_Protocol (OCP) von OCP International Partnership Association
Aktuelle Version: 3.0 Spezifikation
Weiterführende Literatur: Wikipedia
WishBone von OpenCores.org
Aktuelle Version B4: Spezifikation
Weiterführende Literatur: Wikipedia
Ja, es gibt den Querlenkerbus . Die meisten modularen IP-Cores, die Sie finden können (z. B. auf OpenCores ), verwenden es.
Altera verwendet eine sehr ähnliche Variante: den Avalon -Bus.
Die meisten neuen IPs verwenden den AXI-Bus , der von der Advanced Microcontroller Bus Architecture abgeleitet ist, die von ARM eingeführt wurde, um SoC-Designs zu unterstützen. Neuere FPGAs, die Hardcore-ARM-Prozessoren enthalten, verwenden praktisch ausschließlich AXI.
Eugen Sch.
user_1818839