Ich arbeite an der Entwicklung eines Abwärtswandlers, also habe ich LTSpice verwendet, um die Schaltungen zu simulieren. Allerdings scheine ich etwas falsch zu verstehen.
Mein Verständnis ist, dass man keinen N-Kanal-MOSFET zum High-Side-Schalten verwenden sollte. Als ich jedoch über das Design von Abwärtswandlern recherchierte, stieß ich auf zwei separate Videos, die Schaltpläne mit High-Side-N-Kanal-MOSFETs verwendeten. Unten sind die Links zu diesen Videos mit eingebetteten Zeitstempeln zu den Schaltplänen, auf die ich mich beziehe (Sie müssen nicht die gesamten Videos ansehen):
https://youtu.be/uI7OWTCDc6M?t=10
https://youtu.be/IpoI6ERn5zM?t=240
Ich war nicht davon überzeugt, dass dies funktionieren sollte, also habe ich in LTSpice einen Schaltplan erstellt, um dies zu modellieren. Aber siehe da, es scheint, dass ein NMOS auf der hohen Seite tatsächlich zu einer Buck-Konvertierung führt.
Als ich das NMOS durch ein PMOS ersetzte, ruckelte die Spannung überhaupt nicht.
Ich fühle mich, als würde ich meine Murmeln verlieren. Was ist denn hier los?
NMOS-Geräte benötigen zum Einschalten eine positive Vgs - das bedeutet, dass die Gate-Spannung höher sein muss als die Source-Spannung.
In Ihrer Schaltung treiben Sie das Gate mit einem 0-3,3-V-Signal an, was bedeutet, dass die Quellenspannung und damit die Ausgangsspannung niemals mehr als 3,3 V betragen kann (abzüglich der Schwellenspannung, um einen signifikanten Stromfluss zu haben), andernfalls der MOSFET schaltet sich wieder aus.
Um ein High-Side-Schalten mit einem NMOS-Gerät durchzuführen, benötigen Sie eine Floating-Gate-Treiberschaltung - Ihr 0-3,3-V-Signal muss verschoben werden, um den Source-Knoten und nicht Masse zu verfolgen. Dies wird typischerweise durch eine potenzialfreie Stromversorgung (Bootstrap-Schaltung oder isolierter DC/DC) in Kombination mit einem Signalisolator (Optokoppler, digitaler Isolator usw.) erreicht.
Sie treiben Ihre FETs (beide!) unsachgemäß an. Der muss den für die Nennwerte der FETs angegebenen Betrag erreichen oder überschreiten .
Beachten Sie, dass es in Ihrer Verantwortung liegt, dies sicherzustellen in keiner Richtung das Nennmaximum überschreitet.
Für den NMOS-Fall Laufwerk aus Zu (oder wenn Sie einen FET mit Logikpegel haben). Dies erfordert einen Gate-Treiber oder eine andere Schaltungs-"Magie".
Simulieren Sie diese Schaltung – Mit CircuitLab erstellter Schaltplan
Für den PMOS-Fall fahren Sie aus Zu (ja, minus -- bzw wenn Sie einen FET mit Logikpegel haben). Für die richtige Eingangsspannung müssen Sie nur fahren von der Versorgung zum Boden - was hier in etwa abgebildet ist.
Das High-Side-NMOS-Gate erfordert eine Steuerspannung, die um mindestens eine Gate-Source-Schwelle höher ist als die Drain. Mit nur 3,3 V Gate-Source-Spannung (Vgs) wird Ihr FET niemals vollständig eingeschaltet: Der Schaltknoten geht nur bis zu 3,3 V - FET-Schwelle. Dadurch wird der Ausgang auf etwa 2 V begrenzt, wo Sie etwa 6 V erhalten sollten. Schlimmer noch, der FET wird viel Leistung verbrauchen.
Beim PMOS haben Sie das gegenteilige Problem: Ihr FET schaltet sich nie aus, weil die Gate-Spannung nie nahe genug an die Source kommt, um dies zu tun.
Die schnelle Lösung für Ihren Sim besteht darin, den Impulsgeneratorausgang auf 12 V für PMOS und 15,3 V oder mehr für NMOS einzustellen.
Sie können auch Folgendes tun:
Der Punkt ist, dass für beide Fälle ein Hinweis auf einen Gate-Treiber mit einer höheren Spannung als der Logik benötigt wird. Zusätzlich muss für NMOS dieser Gate-Treiber (Vgs) um mindestens eine Gate-Source-Schwelle höher sein als die Vin-Versorgung; vorzugsweise sogar mehr als das, um den Einschaltwiderstand Rds(on) zu minimieren und Verluste zu reduzieren. Wie geht das? Weiter lesen.
In einem tatsächlichen Gerät mit NMOS-High-Side-FETs gibt es einen Trick, um dieses Problem zu lösen: Verwenden Sie einen Bootstrap-Spannungsgenerator, um die Versorgung des High-Side-Gate-Treibers herzustellen.
Unten ist eine Falstad-Simulation eines synchronen Bucks mit konstanter Einschaltzeit, der einen Boostrap-High-Side-Antrieb verwendet ( Probieren Sie es hier aus ).
Der Boostrap wird durch die Kappe vom Schaltknoten zur Diode erzeugt, die in Vorwärtsrichtung vorgespannt ist, wenn die High-Seite eingeschaltet wird. Diese Spannung schwingt von Vin auf 2*Vin, was dem High-Side-NMOS bis weit in seinen niederohmigen Bereich viel Antrieb verleiht.
Im 1. Video bekam das Gate V2=+24V Impulse. Der Mosfet arbeitete als Kathodenfolger. Die Impulsausgabe an die Spule war V2 minus Gate-Schwellenspannung. Das bedeutet +21V-Impulse an der Verbindungsstelle von Diode und Spule.
Wenn der Mosfet eingeschaltet war, gab es einen massiven Spannungsabfall von 3 V als Vds. Dies würde im Vergleich zu dem, was mit Abwärtsreglern allgemein möglich ist, unannehmbare Verluste verursachen.
Für einen ordnungsgemäßen Betrieb ist eine Art Bootstrapping oder direktes Einspeisen von Vgs-Impulsen durch den Transformator zwischen g und s erforderlich. Die Gate-Impulsspannung des High-Side-N-Mosfet sollte auf 27...30 V ansteigen, damit der Ausgang der Quelle so nahe wie möglich am +24-V-Eingang liegt.
Das Video präsentierte nur die Kernidee des Buck Switching, es war kein Beispiel für gutes Design.
Wenn keine Last vorhanden ist, aber regelmäßig Impulse geschaltet werden, kann die Ausgangsspannung langsam auf die Gate-Eingangsspannung ansteigen, wie Ihr eigenes Beispiel zeigt. Aber das ist KEIN Buck-Regulierungsbetrieb, es sollte eher als Leckage betrachtet werden.
Ihr P-Mosfet-Beispiel funktioniert nicht. Der Mosfet ist die ganze Zeit eingeschaltet, weil Vgs niemals 0 ist.
Übrigens. Diese Schaltungen überspringen vollständig den Spannungsregelungsbetrieb, der einen Rückkopplungsregler benötigt.
Als ich das NMOS durch ein PMOS ersetzte, ruckelte die Spannung überhaupt nicht.
Da Sie eine 3,3-V-PWM verwenden, schaltet sich der P-Kanal-MOSFET niemals aus. Aus diesem Grund ist Ihre Ausgangsspannung gleich der Eingangsspannung.
Warum schaltet sich der PFET nie aus? Dies liegt daran, dass die Vgs des PMOS bei einer PWM-Signalspannung von 3,3 V (12-3,3 V) = 9 V (ca.) beträgt, was hoch genug ist, um es eingeschaltet zu halten. Wenn die PWM-Spannung 0 V beträgt, ist der PMOS offensichtlich eingeschaltet. Sie benötigen eine PWM-Spannung von 12 V, um den PMOS ordnungsgemäß auszuschalten.
Ich war nicht davon überzeugt, dass dies funktionieren sollte, also habe ich in LTSpice einen Schaltplan erstellt, um dies zu modellieren. Aber siehe da, es scheint, dass ein NMOS auf der hohen Seite tatsächlich zu einer Buck-Konvertierung führt.
Obwohl es den Anschein haben mag, dass der Abwärtswandler ordnungsgemäß läuft, ist er es nicht. Dies liegt daran, dass der N-Kanal-MOSFET nicht richtig angesteuert wird und heiß läuft, da er tatsächlich in seinem Sättigungsmodus leitet. Sie können drücken, ALT+ENTER
nachdem Sie Ihren Cursor über das NMOS in Ihrer Simulation gezogen haben, um die Verlustleistung zu sehen.
Um Ihren NMOS richtig anzusteuern, müssen Sie den Rechteckwellengenerator wie folgt neu konfigurieren:
und erhöhen Sie die PWM-Spannung auf mindestens 5 V im Falle eines Logikpegel-MOSFET oder 10 V im Falle eines "normalen" MOSFET.
user_1818839
Fluffy der Togekiss