Interne Struktur des CMOS-Tri-State-Puffers

Ich habe versucht, die interne Struktur des CMOS-Tri-State-Puffers mit Logikgattern zu verstehen ...

Das Bild ähnelt diesem:Geben Sie hier die Bildbeschreibung ein

Wie auch immer, ich verstehe die Logik nicht, ich denke, etwas entgeht:

  • Stellen Sie sich also vor, ich stelle Enable auf Low (0). Im NAND erscheint ein Low und unabhängig vom Wert, den ich für den Eingang wähle, erhalte ich ein Low, das negiert und zu einem High (1) wird ... Aber wird das nicht die Schaltung aktivieren? Und wenn die Steuerung 0 ist, sollte es nicht richtig sein ...

Die NOR-Funktion scheint korrekt zu funktionieren...

Entschuldigung, wenn das eine Art dumme Frage ist, ich beginne mein Studium über digitale Systeme ...

Danke!

Sieht für mich nach viel Boole aus.
Der obere Transistor ist ein PMOS und ist daher AUS, wenn "high" angelegt wird.
Danke! Ich verstehe jetzt. Nur eine andere Frage: Bezieht sich der Wert, der den Transistor "aktiviert", auf den Wert des Ausgangs? Denn wenn ich den Eingang „high“ und den Regler „high“ wähle, aktiviere ich den obersten Transistor in „low“, aber der Ausgangswert sollte „high“ sein. Also kein Zusammenhang, oder?
Nein, die Steuerspannung eines MOSFET liegt zwischen Gate und Source. In diesem Fall ist der PMOS-Source-Anschluss derjenige, der mit der positiven Versorgungsspannung verbunden ist.

Antworten (2)

Da ich das gerade meinen Töchtern erklärt habe.

Der untere Transistor ist ein NMOS-Transistor (ein N-Kanal-CMOS-Transistor). Er arbeitet als spannungsgesteuerter Schalter. Wenn das Gate (der mittlere Stift) hoch ist (> 1 V oder so), verhält es sich so, als ob Sie einen Taster gedrückt hätten. Es läuft. Andernfalls ist es AUS.

Der obere Transistor ist ein PMOS-Transistor. Es funktioniert umgekehrt. Es ist AUS, wenn das Gate HIGH ist, andernfalls EIN.

Bei der unteren Logik ist der Ausgang mit Masse verbunden, wenn der NMOS eingeschaltet ist. Es ist EIN, wenn NOR(d, NOT(e)) = !(d + !e) = !d !!e = !de = AND(NOT(d), e). Das heißt, der Ausgang ist LOW (mit Masse verbunden), wenn die Daten LOW sind und die Freigabe HIGH ist.

Für die obere Logik ist der Ausgang mit VDD (HIGH) verbunden, wenn der PMOS EIN ist. Es ist eingeschaltet, wenn das Gate LOW ist. Die Eingabe ist NAND(d, e) = !(de). Es ist also EIN, wenn beide Daten HIGH sind und die Freigabe HIGH ist.

Also soweit ich das überblicken kann:

| enable | data | output |
|   L    |   L  |   Z    |
|   L    |   H  |   Z    |
|   H    |   L  |   L    |
|   H    |   H  |   H    |

Beachten Sie die Z-Ausgabe. Wenn der Enable-Pin niedrig ist, ist der Ausgangspin mit nichts verbunden, dh er schwebt.

Ein N-Kanal-MOSFET, wie der untere im Bild, leitet, wenn die Spannung am Gate mindestens 0,7 Volt höher ist als die Spannung an Source oder Drain. Ein P-Kanal-MOSFET, wie der obere im Bild (beachten Sie den Kreis am Gate), leitet, wenn die Spannung am Gate mindestens 0,7 Volt niedriger ist als eine der beiden anderen Spannungen. N-Kanal-MOSFETs werden für die Low-Side-Ansteuerung verwendet, da sie bei geerdeter Source eingeschaltet werden können, indem das Gate auf High gesetzt wird. P-Kanal-MOSFETs werden für die High-Side-Ansteuerung verwendet, da sie mit der Source auf VDD einschalten können, indem sie das Gate auf Low setzen.

Es ist möglich, Geräte mit N-Kanal-MOSFETs auf der High-Side zu konstruieren (tatsächlich wurden viele berühmte Prozessoren wie der Z80 und der 6502 auf diese Weise implementiert), aber High-Side-Treiber neigen dazu, ziemlich schwach zu sein. Wenn ein Chip einen NMOS-Transistor als High-Side-Treiber verwendet und sein Gate auf VDD liegt, würde er abschalten, wenn sich der Ausgang VDD-0,7 Volt nähert. Wenn der Chip außerdem keine Spannungsquelle hat, die höher als VDD ist, wird er einige Schwierigkeiten haben, das Gate des Ausgangs-FET ganz auf VDD zu bringen. Eine der Innovationen im 6502 war, dass der Prozess, der zu seiner Herstellung verwendet wurde, dazu führen konnte, dass Transistoren ein wenig "undicht" wurden, sodass ein Wechselrichter, der einen undichten Pull-up-Transistor und einen geschalteten Pull-down-Widerstand verwendete, einigermaßen nahe kommen konnte VDD, aber es gibt immer noch einen großen Unterschied in der Antriebsstärke zwischen den High-Side- und Low-Side-Ausgangstransistoren. Im Gegensatz dazu haben viele CMOS-Bauelemente Transistoren, die viel näher an der Symmetrie liegen.