Ist dieser Widerstand zum Schutz notwendig?

Ich möchte diese Schaltung in mein Design integrieren, damit ich einen Schiebeschalter mit niedriger Stromkapazität verwenden kann, um den 2A-Strom eines Li-Poly zu steuern.

Nun verstehe ich den Zweck von zwei PMOS zur bidirektionalen Stromsteuerung, wie hier diskutiert , und den Zweck der Zenerdiode D2 zum Klemmen der Gate-Spannung auf eine Spannung unterhalb der maximal zulässigen Spannung des Gates, wie hier diskutiert .

Schließlich ermöglicht der BJT Q3 die Steuerung der Gates der beiden PMOS über einen GPIO-Pin.

Aber was ist der Zweck von R3 in dieser Schaltung? (Kann es weggelassen werden?)

Verpolungsschutzschaltung

EDIT: Natürlich, wieso habe ich das nicht von Anfang an gesehen? Um ehrlich zu sein, kam es mir seltsam vor, dass R3 eher auf den Pfad zwischen Q1 und Q2 als auf Vin gezogen wurde, aber jetzt verstehe ich, dass man nur zwischen Q1 und Q2 sicher sein kann, dass es einen Pfad zur Versorgung gibt. da die Schaltung bidirektional arbeitet (dh wenn Spannung von Vout angelegt und R3 auf Vin hochgezogen würde, würde das obere Ende von R3 schweben).

Danke für die Antworten

Antworten (2)

R3 ist der wesentliche Pullup zu Q3, um das MOSFET-Paar mit R2 in Reihe auszuschalten.

Der Zweck dieser Schaltung besteht darin, einen Diodenspannungsabfall für den Verpolungsschutz der Batterie durch 2 Reihen-Hochstrom-Niedrig-RdsOn-Schalter zu ersetzen, um den Spannungsabfall während des Batterieladens zu minimieren.

Im Kleingedruckten bietet es zwei verschiedene Zenerspannungen; LV und SV, weil Standardschwellenwert-FETs (2~4 V) ein absolutes Maximum von |Vgs|=20 haben, sodass eine höhere Vz benötigt wird, und Subschwellenwert-FETs Vr<2V benötigen Vgs=2,5 Vt und niedrigere Vgs Abs Max.

Nicht alle FETs haben die gleiche Einschaltschwelle. Für ein Pack mit niedriger Spannung würden FETs vom Typ mit niedriger Vgs(th) oder Logikpegel verwendet werden, und für Zellenpacks mit hoher Reihenschaltung könnte ein FET mit Standardschwelle verwendet werden. Sie benötigen jedoch das 2,5-fache ihres Schwellenwerts, um nahe dem Nenn-RdsOn zu leiten, und das 3-fache des Schwellenwerts für Standard-FETs (2 ~ 4 V Schwellenwert).

Tony, ist das eine ähnliche Funktion wie die Flyback-Diode, die parallel zu Motoren zum Schutz vor EMF verwendet wird?
Nicht ganz, in diesem Fall ist die Diode auch parallel zur Spule, um den gespeicherten Strom zu leiten, wenn sie ausgeschaltet ist und die Polarität umkehrt. Dieser Zener dient tatsächlich dazu, Vgs zu begrenzen, wenn der Akku > 15 V beträgt, wenn cct eingeschaltet ist. Meine Antwort war spekulativ, aber ich sehe jetzt das Kleingedruckte für SV (Std. Vgs = +-20max), sodass große Batteriestränge möglich sind und die Auswahl an FET SV- oder LV-Durchbruchschwellen hat.
Vielen Dank für die Bearbeitung Ihrer Antwort. Ich kann jetzt verstehen, warum sie die unterschiedlichen Werte für LV und SV verwenden. Ich finde es jedoch schwer zu verstehen, wie das PMOS der beiden Serien jemals ausgeschaltet sein kann, wenn der Zener Vgs ständig auf beispielsweise -6,2 V klemmt. Wenn der Zener nicht da wäre, würde ich durch Rückwärtslegen der Batterie die Mosfet-Gates auf HIGH zwingen und die Kanäle wären ausgeschaltet. Aber mit dem Zener sind die Kanäle immer eingeschaltet, auch wenn die Batterie nach hinten gelegt wird. Was trage ich hier?
Es gibt keine Verbindung zwischen den Drains auf beiden Seiten zu den gemeinsamen Gates, außer der internen Miller-Kapazität. Wenn Q3 ausgeschaltet ist, gibt es daher keine Lastbedingung, die beide FETs auf EIN zwingen kann, wenn die Last durch umgekehrtes Bat negativ wird. Obwohl ein hohes dV/dt, das eine Seite rückwärts verbindet, dazu führen kann, dass diese Seite vorübergehend leitet, aber nicht dauerhaft mit DC-Vorspannung auf -Vgs. um beide FETs zu aktivieren. Auch hier sind R3 und R2 für den Betrieb im „Aus“-Zustand unerlässlich, und Zener ist nur OVP, um die maximale Vgs zu gaten
Wenigstens versteht jemand ohne Groll TY

Laptop2d hat es auf den Punkt gebracht, aber ich werde es anders formulieren, falls das hilft.

Denken Sie daran, dass ein Mosfet-Gate wie ein Kondensator ist. Wenn Sie es nicht auf die eine oder andere Weise ziehen, schwimmt es einfach überall hin.

Sie werden feststellen, dass der BJT und die 2 Schalter das Mosfet-Gate nur nach unten ziehen können . Ohne R3 gibt es nichts, um das Tor wieder nach oben zu ziehen, und es bleibt einfach unten oder schwebt unkontrolliert herum.

Überlegen Sie, was passieren würde, wenn die Schalter und der Transistor stattdessen in einer Gegentaktkonfiguration wären, in der sie das Gate in beide Richtungen ziehen könnten. Wenn ein Schalter eingeschaltet und ein anderer ausgeschaltet war, kämpften sie gegeneinander und führten zu einem Kurzschluss. Diese Konfiguration vermeidet dies.

Eigentlich haben wir alle ignoriert, dass R2 auch für den Pullup unerlässlich ist und ohne R3 die Gates nicht berühren kann
Dh Ihre Analogie vom Nagel oder der Analyse , die ins Ziel trifft , ist daher verbogen . R3 trägt „keine Leistung “, sicherlich nicht mehr als R2 + R3 und Q3 oder etwa ein Mikrowatt, also würde ich herausarbeiten, dass er es genagelt hat. Weil er es nicht tat. Es ist wichtig, dass Sie Ihre eigenen Fehler korrigieren, wie ich es gerade getan habe
Ich würde R3 als "Pull-up" und R2 als Strombegrenzungswiderstand betrachten. Warum R2 so groß ist, weiß ich nicht. Da hätte ich maximal 10k reingesteckt.
Die Ciss beider FETs und R3+R2 bilden eine langsame Abschaltzeit, um ein falsches Auslösen durch einige FETs mit hoher Selbstauslösung der Miller-Kapazität aufgrund eines dV/dt-Anstiegs zu verhindern.
Ist dieser Widerstand zum Schutz notwendig?
AntwortenHierDatenschutz-Bestimmungen1y, 0v