Ist eine Überspannungstransiente von 9,6 µs lang genug, um meine Schaltung zu braten (Details im Inneren)?

Ich entwerfe eine Platine für eine 12-V-Automobilumgebung mit einer Vielzahl von Eingangsspannungstransienten, einschließlich Lastabwurf und permanenter 24-V-Überspannung. Ich verwende ein TVS am Eingang, um es auf etwa 60 V zu klemmen, gefolgt von einem TI LM5060, einem Netzteil-Überwacher, der im Falle einer Überspannung von über 18 V (oder Überstrom) die Stromversorgung meines Stromkreises mit einem externen 60-V-Strom abschaltet MOSFET. Das Datenblatt des LM5060 spezifiziert eine Verzögerung von 9,6 Mikrosekunden vom Beginn einer Überspannungsbedingung bis zum Abschalten des MOSFET-Gates. Auf der anderen Seite des LM5060 habe ich meinen Bulk-Kondensator und eine Reihe von Linearreglern und anderen ICs, die an ihrem Eingang bis zu etwa 30 V (oder 45 V, je nachdem, welche Teile ich wähle) tolerieren können.

Meine Frage ist also, wie kann ich während dieser 9,6 µs, die der LM5060 zum Einschalten benötigt, sicherstellen, dass nichts auf seiner Unterseite gebraten wird? Reicht ein ausreichend großer Bulk-Kondensator (220 uF?) Aus, um diesen Transienten zu absorbieren? Oder sollte ich besser einen kleinen Zener verwenden? Wie würde ich einen Wert für diesen Zener/Kondensator wählen?

Wenn jemand eine bessere/günstigere Alternative zum LM5060 kennt, lass es mich bitte wissen. Ich brauche es nur als Überspannungsschutz bis ca. 60V.

Sie können die Ankunft des Eingangsstroms am LM5060 mit einer geeigneten Spule verzögern.
Wie viel Strom zieht deine Schaltung? Es gibt mehrere kostengünstige Techniken, aber sie variieren je nachdem, wie viel Strom sie durchlassen müssen.
Meine Schaltung zieht maximal 1,4A.

Antworten (2)

Werfen Sie das einfach raus: Die typische FET-Antwort wird in Nanosekunden gemessen.

schematisch

Simulieren Sie diese Schaltung – Mit CircuitLab erstellter Schaltplan

Vshutdown > VzZD1 + VgthFET1

If VzZD1 = 50V and VgthFET1 = 3V then Vshutdown > 53V

Wie gezeigt, kann (versucht) FET1 sich selbst zerstören, um die Last zu schützen. Bestimmen Sie die Widerstandsgrößen wie folgt:

R1 protects FET1  
(R2 > R1) ensures lower-impedance path through FET than load

Größe R2 nach dem Ohmschen Gesetz mit Vout "geerdet":

E = I * R
Edrop = Vin - Vout = 12V - 0V = 12V
R = Edrop / I
R = 12V / 1.4A = 8.57ohm

Wenn Vzd1 = 12 V und VgthFET1 = 3 V, dann Vshutoff = 15 V:

Ir2 = E / R
Ir2 = 15V / 8.57ohm = 1.75A

FET1 wird Vin - Vzd1 - VgthFET1 passieren, wenn er aktiv ist.
Wenn R1 = 0 und Vin = 50 V:

VdsFET1 = 50V - 12V - 3V = 35V
I = E / R
I = 35V / 25mOhm = 1400A //Zap!

Wenn R1 = 4 Ohm ("weniger" als R2) und Vin = 50 V:

VdsFET1 = 50V - 12V - 3V = 35V
I = E / R
I = 35V / (4 + 25mOhm) = 8.70A
EdropR1 = 8.70A * 4Ohm = 34.8V
EdropFET = 8.70A * 0.025Ohm = 0.2V
P = I * E
PFET = 8.70A * 0.2V = 1.74W
PR1 = 8.70A * 34.8V = 302.76W //Warm
Ich bin mir nicht sicher, ob ich es verstehe. Meine Schaltung zieht 1,4A. Das bedeutet, dass der Spannungsabfall über dem 200-Ohm-Widerstand in Ihrer Schaltung 1,4 * 200 = 280 V beträgt !!! und R1 und dieser MOSFET müssten auch riesig sein.
"Widerstände müssen richtig dimensioniert werden": PI hat zusätzliche Größeninformationen hinzugefügt.
Auch wenn Vin = 12 V mit einem 200-Ohm-Widerstand und einer 200-Ohm-Last, würde jeder Widerstand 6 V bei 15 mA abfallen. Da 200 viel zu groß ist, könnte Ihre Last keine 1,4 A davon "verlangen". 1,4 A ist das Maximum, das Sie von der Stromversorgung verlangen möchten.
Muss durch Zenerdioden kein Strom fließen, um tatsächlich eine Spannung abfallen zu lassen? Ohne einen Pulldown-Widerstand zwischen Zener und Masse bin ich mir nicht sicher, wie das funktionieren würde? Vielleicht ist mein Verständnis falsch?
Um eine stabile Spannung zu regulieren, ja. Zu diesem Zweck versuchen wir nur, die Überspannung auf Masse abzuleiten und sollten das Gate nur für einen Moment vorspannen müssen.

Obwohl die Frage drei Jahre alt ist, wurde keine richtige Antwort gegeben.

Das Datenblatt des LM5060 spezifiziert eine Verzögerung von 9,6 Mikrosekunden vom Beginn einer Überspannungsbedingung bis zum Abschalten des MOSFET-Gates. Meine Frage ist also, wie kann ich während dieser 9,6 µs, die der LM5060 zum Einschalten benötigt, sicherstellen, dass nichts auf seiner Unterseite gebraten wird?

" Verzögerung von OVP Pin > OVPTH zu GATE low " bedeutet nicht notwendigerweise, dass während dieses Intervalls die Ausgangsspannung beträchtlich ansteigt. Der Anstieg der Ausgangsspannung hängt vom Betrieb der Ladungspumpe ab, sodass Sie berechnen können, wie viel Ladung eine schwache 24-uA-Pumpe während 9,6 us an das Mosfet-Gate liefern kann (Hinweis: 0,23 nC). Mit dieser Menge an injizierter Ladung steigt die Gate-Source-Spannung um einen Bruchteil von Volt an (siehe Mosfet-Gate-Ladungsdiagramm), sodass Ihre Unterseite eigentlich sicher ist.

Offensichtlich ist Cdv/dt eine weitere Quelle der Gate-Ladungsinjektion, und es sollten Maßnahmen ergriffen werden, dass die Injektion während des diskutierten Intervalls ebenfalls unbedeutend ist.

Ist eine Überspannungstransiente von 9,6 µs lang genug, um meine Schaltung zu braten (Details im Inneren)?
AntwortenHierDatenschutz-Bestimmungen1y, 0v