Ist es besser, Ethernet auf der obersten Schicht zu routen oder Vias zu verwenden?

Ich mache eine Platine mit Ethernet (PoE, falls das einen Unterschied macht), das über einen M12-Stecker hereinkommt, durch Magnetik und einen PHY geht und zu einem Mikro geht. Ich habe immer gehört, dass beim Routing von Hochgeschwindigkeitssignalen zwei Dinge vermieden werden sollten: Durchkontaktierungen, weil sie mit der Impedanz (die ich ziemlich genau auf 100 Ohm angepasst habe) und Routing auf den oberen / unteren Schichten wegen EMI / EMV in Konflikt geraten .

Ich musste aufgrund des Pin-Layouts bereits einige Durchkontaktierungen beim Routing vom M12-Stecker zum Magneten verwenden, aber die Strecke vom Magneten zum PHY befindet sich derzeit nur auf der obersten Schicht. Ich werde nur 10/100 Geschwindigkeiten verwenden, die geroutete Länge beträgt etwa 20 mm, es kann / wird eine Masseebene unter dem Signal geben, alles ist längenangepasst.

Was ist das größere Übel? Haben Sie Durchkontaktierungen oder Routing auf den oberen/unteren Schichten? Spielt es bei dieser Geschwindigkeit/Spurlänge überhaupt eine Rolle?

Hier ist das Originallayout:

M12-Steckverbinder, magnetisch, RMII PHY

Hier ist das Layout nach dem Umleiten des Eingangs, um Vias zu eliminieren. Da in 10/100 nur 2 Paare verwendet werden, habe ich mich nicht um Längenanpassung/Single-Layer-Routing für die anderen beiden gekümmert:

Geben Sie hier die Bildbeschreibung ein

Kannst du dein Layout teilen? Kann man Durchkontaktierungen vermeiden, indem man Pins auf den Magneten vertauscht? Aber am Ende ist die wahrscheinliche Antwort (c) es spielt keine Rolle bei 100 Mpbps.
@ThePhoton hat einen Ausschnitt hinzugefügt - wenn ich es mir ansehe, kann ich möglicherweise die Durchkontaktierungen am Eingang mit einigen längeren Spuren / Pin-Tausch vermeiden. Ich werde auch diese größeren Leistungsspuren vom PoE verschieben, damit sie nicht direkt unter dem Signal laufen
Ich würde mir mehr Sorgen machen, die isolierten Ethernet-Signale und die POE-Signale über die lokale Masseebene zu leiten. Wenn sich unter den Leiterbahnen zwischen dem Transformator und dem Stecker eine Masseebene befindet, ist diese normalerweise nicht mit der örtlichen Masse, sondern kapazitiv mit der Gehäusemasse verbunden.
@Justme, mein Verständnis dessen, was in Bezug auf eine Referenz- / Masseebene erforderlich ist, ist nicht erstaunlich, aber ich habe mich über die Isolierung gewundert, da das PoE ungefähr 1500 V isoliert sein muss. Kann ich davonkommen, ohne ein Flugzeug unter diesen Spuren zu haben, oder mit einem großen Guss, der eigentlich mit nichts zusammenhängt?
Um welchen PHY-Chip handelt es sich? Welcher Transformator ist es? Haben Sie mit ihnen nach Referenzdesigns gesucht? Sie können bei der Gestaltung helfen. Ich denke, Sie vermissen auch die AC-gekoppelte Bob Smith-Terminierung für die Paare. Und die Durchkontaktierungen auf dem obersten Paar sind asymmetrisch, es ist am besten, wenn sie den gleichen elektrischen Abstand haben, damit das Signal beide Durchkontaktierungen gleichzeitig trifft. Allerdings sollte 100M-Ethernet einfach sein, da es völlig separate RX- und TX-Paare gibt, deren Längen (meiner Meinung nach) nicht angepasst werden müssen. Die POE-Leistung kümmert sich auch nicht darum, ob alle Paare übereinstimmen oder nicht. Gigabit und HDBaseT sind schwieriger.
@Justme, die Bob-Smith-Terminierung wird von der PoE-Schaltung außerhalb des Bildschirms angezeigt, da sich dort die Erdungsreferenz befindet. Ich war mit den gekreuzten Signal-/asymmetrischen Durchkontaktierungen nicht zufrieden, aber die Leitungen kreuzen sich, wenn sie den direktesten Weg nehmen; Ich könnte den langen Weg gehen, um das zu beheben. Magnetchip ist der Bourns SM51625EL bourns.com/docs/Product-Datasheets/sm51625el.pdf , PHY ist der LAN8742A-CZ-TR ww1.microchip.com/downloads/en/DeviceDoc/…
Keines der Datenblätter enthält wirklich viel, was beim Routing hilfreich ist
Ich nehme an, das ist ein 4-Lagen-Board? Es sieht so aus, als würden Sie Spuren auf einigen der inneren Schichten verlegen, dies wird nicht empfohlen. Idealerweise sollte sich alles auf der obersten Schicht befinden, mit einer ununterbrochenen Grundebene als Schicht darunter. Es sieht so aus, als würden Sie die gleiche Leiterbahnbreite / den gleichen Abstand für die inneren Schichten verwenden, dies wird falsch sein, die Leiterbahnimpedanzänderungen in den inneren Schichten erfordern unterschiedliche Abstände / Breiten. Wenn Sie sich wirklich auf der oberen/unteren Schicht befinden, ändert sich die Breite/der Abstand aufgrund des Abstandsunterschieds zur Referenzschicht (Bodenschicht) dennoch.
@RonBeyer Ich habe einige Änderungen vorgenommen und werde die interne Ebene hinzufügen - würden Sie Justmes obigem Punkt zustimmen, dass die Grundebene keine lokale Masse, sondern ein Chassis sein sollte?
Pulse Engineering hat einen guten Artikel darüber . Beachten Sie auch, dass Sie die Länge der RX-Paare nicht an die TX-Paare anpassen müssen, sondern nur an jedes differentielle Paar.

Antworten (1)

Beginnen wir mit den Grundlagen. Sie wollen keine Durchkontaktierungen auf Ihren Hochgeschwindigkeitssignalen, weil

(1) Durchkontaktierungen können Masse- und Stromversorgungsebenen durchdringen, sodass Ihre 2D-Impedanzgeometrieberechnungen jetzt zu 3D-Impedanzgeometrieberechnungen werden.

(2) Alle Ihre Signale benötigen einen Rückweg. Wenn Sie also zwei Durchkontaktierungen auf einem differentiellen Pfad einfügen, müssen Sie auch zwei Erdungsdurchkontaktierungen einfügen

Überprüfen Sie Regel 6 aus diesem Memo: https://www.autodesk.com/products/eagle/blog/8-pcb-grounding-rules/

Auch wenn es sich um ein Gruppenprojekt handelt, möchten Sie nicht, dass alle Sie für alle Probleme verantwortlich machen. Es wird für Sie schwieriger sein, sich selbst/Ihr_Team davon zu überzeugen, dass diese Probleme nicht von einer Fehlanpassung der Durchkontaktierung herrühren, sondern von Außenschichtgeräuschen. Weil Sie eine "Schildbox" kaufen können, die beweisen kann, dass die verrauschten Messungen von Rauschen herrühren.

Vergessen Sie also die Routing-Vías und verwenden Sie die Top/Bottom-Layer-Option. Es hilft auch, wenn Sie einige abschirmende Durchkontaktierungen platzieren (möglicherweise müssen Sie den Hersteller nach einigen Spezifikationen fragen über) https://www.altium.com/documentation/altium-designer/via-stitching-and-via-shielding- Anzeige .

Was das PoE betrifft, so hört es sich so an, als würde es Ihnen einige Probleme bereiten, wenn Ihre Spuren <10 mils voneinander entfernt sind. Wenden Sie sich für die gewünschte Spannung/Stromstärke an den Hersteller.

Ich bin mir nicht sicher, ob Regel 6 hier zutrifft, da es sich um ein Differenzsignal handelt, das von GND isoliert ist
Ist es besser, Ethernet auf der obersten Schicht zu routen oder Vias zu verwenden?
AntwortenHierDatenschutz-Bestimmungen1y, 0v