Ich habe das schematische Diagramm der inneren Komponenten des 555 Timer IC entworfen, um die Funktionsweise des IC zu verstehen, bin mir aber nicht sicher, ob ich es richtig entworfen habe oder nicht. Wenn es richtig ist, kann mir bitte jemand helfen zu verstehen, wie der Reset auf dem RS-Flip-Flop funktioniert .
Nein, es ist nicht richtig.
Der Reset-Pin ist eine Active-Low-zusätzliche Reset-Leitung des Flip-Flops, wie zuvor gezeigt (und in der Funktionsbeschreibung auf dem 555-Datenblatt).
Ihre Schaltpläne müssen geändert werden. Hier sind meine Vorschläge (in rot).
Grundsätzlich erzeugt der Wechselrichter einen aktiven High-Reset. Das ODER-Gatter ermöglicht das Zurücksetzen des Flip-Flops entweder aufgrund einer überschrittenen "Schwellenwert" -Spannung (CMP2-Ausgang hoch) oder aufgrund eines externen Resets (niedrig) an Pin 4. Im Grunde erzeugt es einen zusätzlichen Reset-Eingang.
RS ist ein duales NOR
Reset_ zieht Entladen herunter und setzt RS FF zurück.
Sie können auch mit diesem Simulator spielen http://www.falstad.com/circuit/e-555saw.html
Eine Vereinfachung des Dual NOR GATE RS Flip sieht so aus.
Aber das ODER-Gatter teilt gemeinsame Transistoren, so dass dies minimalistischer ist. Die Latch-Funktion verwendet anstelle von Crossover-NOR-Gattern eine gemeinsame positive Rückkopplung R.
Eugen Sch.
Jim Dearden
Himadri Ganguly
Eugen Sch.
Himadri Ganguly
Eugen Sch.
Himadri Ganguly
stobbe
Himadri Ganguly