Kann ich ein "Kupferpolygon" auf der Rückseite des Switch-Knotens in einem SMPS erstellen?

Ich habe ein SMPS-Design mit den folgenden Eigenschaften:

  • 9-15V Eingangsspannung
  • 5V, 3A Ausgang
  • Die Schaltfrequenz beträgt 350 kHz.
  • Schaltregler ist ein LM25085 .
  • Die verwendete Diode ist eine DSSK48-003BS .
  • Der Schalter ist ein FDS4953 .
  • Es ist schematisch wie folgt (wird größer, wenn Sie klicken, Öffnen in neuem Tab empfohlen):

Hier ist das obere Kupferlayout. In diesem Layout ist das untere Kupfer eine Bodenfüllung :

Geben Sie hier die Bildbeschreibung ein

Ich weiß, dass eine Vergrößerung der Kupferfläche auf dem Switch-Knoten zu mehr EMI führt, da es sich dann um eine größere Antenne handelt. Ich weiß auch, dass das Brechen einer Masseebene dazu führt, dass die Rückschleifen einem Weg folgen und nicht "direkt unter der Spur", was zu einer Vergrößerung der Schleifenfläche führt, was die Türen für EMI zusätzlich öffnet kann ein Erdungsprellen verursachen, wenn der Erdungsrückfluss hoch ist d ich d t , wie die Rückkehr von der Diode zurück zur Masse des Eingangskondensators.

In Anbetracht dessen, wenn ich einen Ausschnitt in der Grundebene direkt unter dem Pad der Kathode von D1 erstelle, das ist der 2. Stift mit einem großen SW darauf unten rechts auf der Leiterplatte, und diesen Ausschnitt in der unteren Schicht fülle mit Kupfer, das mit vielen thermischen Durchkontaktierungen mit der Kathode von D1 verbunden ist, um einen Kühlkörper zu schaffen, was sind die Vor- und Nachteile?

Können Sie auch mein SMPS-Design kritisieren?

Bearbeiten:

Meine Platinen sind angekommen und es scheint, als hätte ich meinen MOSFET falsch angeschlossen. Ich habe Drain- und Source-Anschlüsse getauscht, also hat es nicht funktioniert. Den MOSFET abgehört und wieder gelötet. Es funktioniert nicht nach 150 mA bei Vin = 12 V und nach 130 mA bei Vin = 10 V. Ich habe überprüft, ob der MOSFET funktioniert, und den Controller-IC für alle Fälle geändert, aber kein Glück. Hoffe ich löse das Problem..

Mehr Bearbeiten:

Das Problem war meine Dummy -programmierbare Dummy-Last. Es konnte die Spannung nicht richtig messen und seine min. Die Eingangsspannung wurde auf 5V eingestellt. Ich habe die minimale Eingangsspannung auf 3 V eingestellt und das Design funktioniert jetzt sehr gut.

Bevor Sie mir sagen, dass Ihr MOSFET übertrieben ist usw., muss ich sagen, dass dies die einzigen geeigneten sind, die wir von Händlern in der Türkei auf Lager bekommen können. Ja, fragen Sie mich danach, Elektronikdesign ist in der Türkei schwierig.
Kritik: Sehr aufgeräumtes Layout, kann jedoch zu leichten Komplikationen beim Zusammenbau führen, da niedrige Bauteile von hohen abgeschattet werden.
Cirtique2: Ich wäre ein wenig besorgt über die Nähe des Gates des Fets und der Kupferfüllung am Schaltereingang, hier könnte Rauschen einkoppeln und sehr seltsame Rückkopplungsprobleme verursachen.
@JasonMorgan Danke. Ich werde sie von Hand zusammenbauen, also kein Problem. Es wird nur 50 von ihnen geben.
@JasonMorgan Sie sind dem SO-8-Paket von Natur aus schon nahe, oder?
Überschwemmen Sie die Pads Ihrer Komponenten nicht mit Ihren Kupfergüssen. Verwenden Sie thermische Entlastungen, um die beiden zu verbinden. Sie werden Probleme haben, dies von Hand zu löten, sowie automatisiertes Reflow.
Wo ist D2 auf dem Brett? Die Rückseite?
@Mark, ja, D2 befindet sich auf der Rückseite der Platine, wird jedoch nicht bestückt, da ich vergessen habe, eine Sicherung einzubauen. Und ja, mein Chef hat mich gezwungen, das Layout ohne die Gate-Widerstände, ohne die Sicherung und mit der Kupferfüllung auf der Unterseite der Platine zu schicken, die an den Schaltknoten direkt unter der Diode für den Kühlkörper genäht ist.

Antworten (4)

Erste Kommentare:

  1. Fügen Sie eine Sicherung hinzu. Wenn die Eingangspolarität versehentlich umgekehrt wird, klemmt Ihre kleine Diode in der Nähe des Eingangs den Eingang und brennt.

  2. Es ist keine gute Idee, Ihre Schaltergates bei PWM-Ansteuerung direkt miteinander zu verbinden, da die Gate-Kapazitäten miteinander interagieren können. Bei Stromversorgungsdesigns mit angemessen niedriger Frequenz kann dies mit einem kleinen Vorwiderstand (10 Ohm) in der Nähe jedes Gates behoben werden. Microsemi hat einen App-Hinweis zu parasitären Gate-Oszillationen , der das Problem recht gut erklärt.

  3. Bei Keramikkondensatoren sollte die Spannung um 60-70 % herabgesetzt werden. (dh verwenden Sie keine 16-V-Kappen an einem 12-V-Ausgang - verwenden Sie 25 V). Denken Sie auch daran, dass das dielektrische Material wichtig ist - X7R / X5R-Kondensatoren verlieren bei 50 % ihrer Nennkapazität so viel, wie ihre DC-Vorspannung sich der Nennleistung des Teils nähert. C0G- und U2J-Dielektrika sind dagegen weitgehend immun. Kemet hat eine App-Notiz , die diese (und andere) Fallstricke mit MLCCs erwähnt.

  4. Die Unterseite des IC (in MSOP, die Ihre Leiterplatte zu verwenden scheint) hat ein freiliegendes Pad, das zur Wärmeableitung mit einer großen Masseebene verbunden werden sollte. Dieses Gerät hat keine integrierten MOSFETs, aber die MOSFET-Treiber selbst verbrauchen Leistung und müssen gekühlt werden. Wenn Sie das Teil mit dem freiliegenden Pad nicht verwenden, sollten Sie es tun! Es ist immer besser, mehr Kühlung zu haben, als Sie benötigen. Da Sie zwei MOSFETs ansteuern, wird der Treiber einiges an Arbeit leisten. (Auf Ihrem Schaltplan ist das freiliegende Pad ein No-Connect - es sollte mit Durchkontaktierungen am Pad zu Ihrem unteren Erdungsguss gehen).

  5. Aus EMI-Sicht haben Sie bereits das Wichtigste getan, indem Sie Ihre Steuerschaltungen von Ihren Strompfaden fernhalten. Eine isolierte Insel für die Diodenkühlung sollte keine schlechten Dinge tun, da ich nicht sehe, dass sie irgendwelche Loop-Dimensionen merklich verändert. Ein hart geschalteter Buck erzeugt EMI, egal was Sie tun, und Ihre Diode wird verlustbehaftet sein. (Wenn die Kosten kein großes Problem sind, sind die Gewinne, die Sie durch einen synchronen Buck in Bezug auf den Leistungsverlust im unteren Schalter gegenüber einer Diode erzielen, die zusätzliche Investition wert.)

  6. Stellen Sie sicher, dass Ihre Überstrom-Abschaltgrenze unter dem maximalen DC-Strom von 4,1 A liegt, den Ihre Ausgangsinduktivität verarbeiten kann. Ich habe keine Ihrer Berechnungen umgedreht, um das selbst herauszufinden - zu müde heute morgen :)

  7. Sie sollten wirklich eine Art Ausgangsüberspannungsschutz haben. Idealerweise möchten Sie eine SCR-Brechstange, falls Sie einen Serien-MOSFET-Fehler haben. Der SCR klemmt den DC-Eingang und brennt die Sicherung durch (die Sie für Nr. 1 hinzufügen müssen), während verhindert wird, dass Ihre nachgeschalteten Komponenten explodieren / Feuer fangen, weil sie 9-15 V anstelle von 5 V erhalten. Es schützt Sie auch, wenn Ihr Feedback offen geht (fehlendes oder schlechtes Teil, schlechtes Löten usw.).

Hey, vergiss mich nicht!
Sie können die Bedeutung von Nr. 2 wirklich nicht überschätzen. In vielen Designs, in denen Schaltverluste erheblich sind und oft Leitungs- oder Diodenverluste dominieren, werden Sie einen großen Unterschied in der Geräteerwärmung zwischen den beiden Schaltern ohne separate Widerstände feststellen, um sicherzustellen, dass sie sich gleichzeitig im Plateaubereich des Schalters befinden. Ich habe dies selbst in Hochgeschwindigkeits-Switch-Mode-Designs erlebt. Lassen Sie mich wissen, wenn Sie eine ausführlichere Erklärung benötigen, warum dies wichtig ist.
Warum ist C4 (1uF) so groß und C1/2/3 (10uF) so klein (sind sie 0805er? - Können Sie sogar 10uF 25V so klein bekommen?)? Denken Sie daran, dass diese Kappen einen hohen Welligkeitsstrom aufweisen und besser in der Lage sind, den Missbrauch zu bewältigen, der mit dem Eingang eines Abwärtswandlers einhergeht.
@NathanWiebe Ich möchte so dringend eine gründlichere Erklärung, bitte :)
Ich habe in den letzten zwei Tagen 20 Stunden im Büro verbracht. Ich habe diesen Thread nicht vergessen.
@Madmanguruman Ich schätze deine Mühe wirklich, diese großartige Antwort zu schreiben.
Ich habe diese Platine bereits zum Prototyping mit einer isolierten Insel geschickt, die von der Unterkante des Diodenstifts 1 bis zum Rand der Platine reicht, mit einer Breite, die gleich der von Diodenstift 3 ist. Für die MOSFETs wird es im Falle einer parasitären Gate-Oszillation in Ordnung sein, wenn ich das Kupfer, das mit Pin 3 von Q1 verbunden ist, mit einem Messer oder so entferne?
@abdullahkahraman Unterbrechen Sie die Verbindung zwischen den FETs und dem Steuer-IC. Fügen Sie einige Ohm in Reihe (bis zu 10; niedriger ist besser) zwischen dem IC und jedem FET hinzu. Erfassen Sie die Gate-Quelle, um sicherzustellen, dass das Ein- und Ausschalten akzeptabel schnell und ohne übermäßiges Klingeln erfolgt.
@Madmanguruman Ich werde das ausprobieren, wenn die PCBs ankommen, danke :)
Wenn ich nach 6 Jahren auf diese Frage zurückkomme, nach etwas mehr Erfahrung in der Elektronik, verstehe ich, dass ich Ihnen nicht genug für diese Antwort danken kann. Es ist reines Gold. Nochmals vielen Dank!

(Ich entschuldige mich für eine zweite Antwort, aber der Fragesteller bat um eine Erläuterung zu einem Kommentar, der nicht in einen Kommentar passen würde.)

In Bezug auf die parallele Verwendung mehrerer Schalter ohne separate Gate-Ansteuerwiderstände: Wenn Sie beginnen, Strom in ein MOSFET-Gate zu treiben, verhält es sich wie ein Kondensator und die Spannung steigt stetig an. An einem bestimmten Punkt (der Plateauregion) hört die Spannung vorübergehend auf zu steigen und der Schalter geht tatsächlich von nicht leitend zu leitend über. Während dieser Zeit schwingt die Spannung des Schaltknotens von 0 auf Vin, und der Gate-Treiberstrom dient zum Laden der Miller-Kapazität. In diesem Bereich entstehen die meisten Schaltverluste, da kurzzeitig Spannung und Strom gleichzeitig anliegen. Nach dem Plateau ist der MOSFET eingeschaltet, die Schaltknotenspannung hat Vin erreicht, und die Gate-Source-Spannung steigt weiter an und nähert sich der Spannung, mit der Sie ihn ansteuern.

Wenn die Gates von 2 MOSFETs miteinander verbunden sind, zwingen Sie sie dazu, dieselbe sofortige Gate-Spannung zu haben. Da keine 2 MOSFETs gleich sind (Herstellung UND genaue Unterschiede in der Layoutgeometrie), werden ihre Schwellen-/Plateauspannungen niemals genau gleich sein. Infolgedessen erreicht MOSFET A zuerst sein Plateau und erfährt den gesamten Schaltverlust der Schaltung, während MOSFET B dort sitzt und nichts leitet, weil er noch ausgeschaltet ist. Nachdem das Plateau von MOSFET A vorbei ist, erreicht MOSFET B seine Schwellenspannung und schaltet sehr schnell ein, da er keine Drain-Source-Spannung mehr zum Schalten hat. Im Grunde schaltet also nur ein MOSFET unter Spannung und verursacht so ziemlich 100% des Schaltverlusts.

Die einfache Lösung besteht darin, kleine Widerstände zwischen Ihrem Gate-Treiber und jedem MOSFET (z. B. im 10-Ohm-Bereich) zu platzieren. Auf diese Weise beginnt MOSFET A möglicherweise zuerst mit seinem Plateau, aber die Gate-Spannung von MOSFET B steigt weiter an und trägt bald zum Schalter bei, indem er die parasitäre Kapazität Ihres Schaltknotens entlädt. Ich habe dies persönlich auf die harte Tour durch ein Produkt gelernt, das in unserem Labor deutlich innerhalb seiner thermischen Grenzen lag, aber irgendwie mysteriöse Fehler im Feld aufwies. Das war das Problem.

Sie haben bereits einige gute Antworten erhalten, daher werde ich nur ein Problem hinzufügen, das andere nicht angesprochen haben.

Ich würde versuchen, die unmittelbaren Ströme in der Schleife von Induktor - Diode - Kappe von der Hauptmasseebene fernzuhalten. Dieser Strom ist beträchtlich und enthält hochfrequente Komponenten. Dazu würde ich auch gerne die Eingangskappe vor den Schalter einbauen. Verdrahten Sie alle diese Teile in einer engen Schleife und verbinden Sie dann den Erdungsknoten dieser Schleife mit der Hauptmasse, sodass der Schleifenstrom die Erdungsebene nicht kreuzt. Nur der Netzeingangs- oder -ausgangsstrom sollte durch die Verbindung zur Erdungsebene fließen. Dies minimiert den Strom auf der Masseebene, die ihre Spannung konstanter hält. Wenn Hochfrequenzstrom über die Masseebene fließt, haben Sie eine mittig gespeiste Patchantenne.

Dies ist eine wirklich interessante Technik, die ich noch nie in den App-Notizen oder Datenblättern gesehen habe. Ich kann dies in diesem Design leicht erzeugen, indem ich Kupfer nur direkt unter das Hoch gieße d ich d t Teile, die Sie notiert haben, richtig?

Natürlich würde Ihnen nur das Testen Ihres genauen Layouts Gewissheit geben, aber ich denke nicht, dass es notwendig ist, Ihren geschalteten Knoten für die Leitung zu verstärken. Ich würde die Erdungsebene aus EMI-Gründen unter dieser Region belassen (die Kapazität des Schaltknotens zur Erdung wirkt als natürlicher Dämpfer). Unter der Annahme von 1 Unze Kupfer sollten Sie auch nicht auf die Stromkapazität dieser bereits riesigen/kurzen Spur verzichten. Und schließlich könnte die genähte Ebene Ihrer Diode oder Induktivität einen Kühlkörper hinzufügen, aber nicht Ihrem Schalter. Ich würde andererseits die Temperatur an Ihren Schaltern beobachten und erwägen, Durchkontaktierungen und eine Ebene der unteren Schicht zur Wärmeableitung auf der linken Seite Ihrer Schalter hinzuzufügen.

Beachten Sie auch besonders Vorschlag Nr. 2 von madmanguruman.

Wenn ich auf der linken Seite der Schalter (auf dem mit ) gekennzeichneten Netz eine Ebene der unteren Ebene zur Wärmeableitung hinzufüge sense, werde ich die Grundebene erneut brechen. Beeinflusst das nicht EMI?
@abdullahkahraman Ja, und es ist immer ein Balanceakt zwischen EMI-Einschränkungen und Leistung (und Kosten und Einfachheit und ...). Ich erwähne dies nur als Option, wenn Ihr Switch Erwärmungsprobleme hat.