Kein Q-Bar auf Flip-Flop

Ich verwende derzeit Quartus und versuche, einen 4-Bit-Zähler zu erstellen. Ich habe festgestellt, dass beim Importieren des eingebauten Flip-Flops kein Q-Bar-Ausgang vorhanden ist. Es ist das gleiche Problem mit dem JK-Flip-Flop. Ich versuche, einen asynchronen Aufwärtszähler zu machen

Ich brauche den Q-Bar-Ausgang, da dieser mit dem 'D'-Eingang verbunden wird. Ich habe darüber nachgedacht, den Inverter am Q-Ausgang hinzuzufügen, aber ich kann nicht, da ich einen Aufwärtszähler mache.

Danke an alle im Voraus.

was ich versuche zu machenD-Flipflop

Die Frage ergibt keinen Sinn. Warum sollte Sie irgendetwas daran hindern, "Q-Bar" mit einem Wechselrichter zu erstellen? Sie können immer noch "Q" verwenden ...
Q soll der Ausgang sein und das Q' sollte sowohl mit der Uhr als auch mit dem 'D'-Eingang verbunden werden
@Neamus Aber das ist keine Antwort. Q-Bar ist die Umkehrung von Q. Per Definition ist es das - das ist die Bedeutung des Balkens. Wenn Sie also keinen Q-Balken zur Verfügung gestellt haben, invertieren Sie Q und Sie haben ein Q-Balken-Signal.

Antworten (2)

FFs auf FPGAs haben keine expliziten "Q-bar"-Ausgänge, da Inverter aufgrund der Implementierung der Logik in LUTs (Lookup-Tabellen) grundsätzlich "kostenlos" verfügbar sind.

Sie können einfach den Wechselrichter hinzufügen, und er wird in jede LUT integriert, die er speist.

In jedem Fall ist ein Ripple Counter wie der von Ihnen gezeigte eine schlechte Wahl für die FPGA-Implementierung. Es ist viel besser, einen Synchronzähler zu verwenden.

Ich wäre ziemlich überrascht, wenn Sie mit Quartus einen Ripple-Zähler bauen könnten, ohne zu meckern. Die meisten FPGA-Tools mögen es nicht, Takt und Daten zu mischen, weil dies das Schließen des Timings erschwert. Wenn Sie einfach ein Register mit einem Input <= Output + 1 schreiben, das darum gewickelt ist, wird das Tool wahrscheinlich eine der eingebauten Carry-Ketten verwenden, um Ihren Zähler für Sie zu erstellen (und es wird richtig synchron sein).
Oooh, „Q-bar“ bedeutet „Q'“, dh das Gegenteil, „NOT Q“?. Habe den Begriff noch nie gehört.
@DanMills Hängt vom FPGA ab, ich denke, es gibt einige Intel-FPGAs, die überraschend feinmaschige Taktnetze haben, und diese könnten dies möglicherweise tun. Aber im Allgemeinen, ja, es gibt keinen Grund mehr für dieses bisschen Gefummel. Die meisten dieser Fragen sind entweder abgeschlossene Anfänger-Hobbyprojekte oder irgendeine alberne Uni-Aufgabe.
Die Taktaktivierungs-, Setz- und Rücksetzeingänge auf FDRSE-Primitiven in Xilinx-FPGAs der 7er-Serie müssen aktiv hoch sein. Der Zugriff auf NOT-Q wäre also von Vorteil, wenn Sie FFs setzen, zurücksetzen oder taktaktivieren möchten, wenn ein Register niedrig ist. Denn ohne müsste man eine extra LUT verwenden, um das Signal für die Freigabe zu invertieren.

Sie können einen Inverter hinzufügen, und dann fügen Sie jedem D-Eingang eine kombinatorische Logik hinzu, um einen synchronen Aufwärtszähler zu erhalten. Oder Sie könnten einen Ringzähler machen.

Kein Q-Bar auf Flip-Flop
AntwortenHierDatenschutz-Bestimmungen1y, 0v