Korrekte Anbindung an ein bidirektionales Signal

Hintergrund

Ich entwerfe eine Schnittstelle in VHDL, die eine Verbindung zu einem bidirektionalen Signal herstellt. Meine Erfahrung in der Dynamik des Hardware-Designs ist jedoch begrenzt. Was ich im Moment habe, ist unten:Geben Sie hier die Bildbeschreibung ein

Innerhalb der roten Box befindet sich das FPGA, außerhalb befinden sich elektrische Komponenten.

Das RX-Modul sucht nach einem LOW-Signal für ein Startbit. Um Interferenzen zwischen dem TX-Modul und dem RX-Modul zu vermeiden: Ich habe einen Mux platziert, der vom TX-Modul gesteuert wird, um HIGH zu passieren, wenn es sendet.

Die externe Schaltung stellt sicher, dass mein TX die Leitung niemals auf HIGH treibt, um Kurzschlüsse zu vermeiden.

Das Problem

Wenn die RX- und TX-Module getrennt sind, funktionieren sie perfekt. Der RX empfängt und liest das Signal richtig und der TX sendet (nicht in die bidirektionale Leitung; stattdessen: mein Oszilloskop) perfekt. Den Schalter zu schließen, um die beiden zu kombinieren, ist jedoch eine Katastrophe. Das RX-Modul scheint einfach nicht mehr zu reagieren.

Die Frage

Ich bin mir nicht sicher, ob dies ein allgemeines Designproblem oder etwas Kleines und Dummes mit meinem VHDL ist.

Ist dies also eine akzeptable Methode für die Anbindung an ein bidirektionales Signal? Ich habe das Gefühl, dass mit meiner Einstellung etwas nicht stimmt. Ich suche nur nach Vorschlägen, Kritik oder allgemeinen Ideen.

Wenn dies tatsächlich ein gutes Setup ist, dann kann ich zumindest zuversichtlich sein, das VHDL selbst auf das Problem hin zu untersuchen, und zu wissen, dass meine Bemühungen aufgrund eines inhärent fehlerhaften Gesamtdesigns nicht umsonst sein werden.

Googeln: "Schnittstelle zu einem bidirektionalen Bus" scheint Tri-State-Puffer vorzuschlagen. Ist das ein besserer Ansatz?

Extra

Ich fühle mich unausstehlich, euch wegen mangelndem konzeptionellen Verständnis ständig zu nerven. Wenn ich also einen Vorschlag zu Büchern oder verschiedenen Forschungsquellen für das konzeptionelle Entwerfen von Hardware bekommen könnte, wäre das fantastisch.

MCU-Datenblätter haben normalerweise ein entsprechendes Schema ihrer I/O-Pins. Ich finde im Allgemeinen, dass sie (MCU-Datenblätter) eine großartige Ressource sind, um herauszufinden, wie verschiedene Schnittstellenbits zusammengesetzt werden.
Tri-State-Puffer wären eine normale Lösung, zumindest für Anwendungen mit mittlerer Leistung. Aber wenn Sie mit Ihrem externen Mux arbeiten möchten, verwenden Sie das Oszilloskop, um zu untersuchen, was sich auf dem RX-Pin befindet, wenn Sie verbunden sind, aber im Empfangsmodus mit etwas anderem, das sendet - kommt das Signal zum RX-Pin oder nicht?
Welche FPGA-Familie verwenden Sie? Interne Debugging-Tools (z. B. Xilinx ChipScope, Altera SignalTap) können in solchen Situationen sehr wertvolle Tools sein. Wenn dies nicht möglich ist, haben Sie Ersatzstifte, an denen Sie wichtige interne Signale ausgeben können?
@ChrisStratton Ich könnte dieses Signal zu einem Stift ausbrechen und es mit dem Oszilloskop messen. Dies würde effektiv testen, ob meine Mux-Methode funktioniert oder nicht.
@DaveTweed Das FPGA ist ein Spartan 3A, ich muss diese von Ihnen erwähnten Tools untersuchen. Außerdem habe ich jede Menge Ersatzstifte! Ich habe einige Signale ausgebrochen, aber ich bin nicht zu tief eingedrungen. Danke!

Antworten (1)

Tristate ist, was Sie wollen. Oder, da Sie einen externen Pull-up-Widerstand haben, ein Open-Drain- Laufwerk. Sie werden auch sehen, dass Open-Collector dasselbe bedeutet - es hängt von der Art der verwendeten Transistoren ab, aber die grundlegende Idee ist dieselbe. ISO9141 (Kfz-Diagnose) arbeitet beispielsweise so.

Open-Drain bedeutet nur, dass der Treiberstift das externe Signal nur auf Low ziehen, aber nicht auf High treiben kann - der Widerstand lässt die Leitung sanft wieder nach oben "schweben". Es bedeutet auch, dass mehrere Geräte die Kommunikationsleitung steuern können, sodass Sie sicherstellen müssen (z. B. durch ein höheres Protokoll oder einen Seitenkanal), dass jeweils nur ein Gerät chattet.

So implementieren Sie dies in VHDL:

In Ihrem entitybenötigen Sie einen Stift:

TxRx_pin : inout std_logic;

und in den architecturebeiden Signalen:

signal tx_sig, rx_sig : std_logic;

Verkabeln Sie sie wie folgt:

TxRx_pin <= '0' when tx_sig = '0' else 'Z';
rx_sig <= to_X01(TxRx_pin);

Die erste Zeile kopiert 0s vom Sender auf den Pin, steuert aber kein 1s an, sondern verwendet den ZZustand, der "getrennt" bedeutet, wodurch der externe Widerstand die Leitung hochziehen kann.

Die zweite Zeile stellt sicher, dass alles, was auf dem Pin erscheint, auf kopiert wird rx_sig. Der Grund für den to_X01Anruf ist, dass die Simulationen funktionieren. HIn Ihrer Testbench wird der Pullup-Widerstand modelliert, indem ein (ein sogenannter schwacher Pullup) auf das TxRx-Signal getrieben wird :

TxRx_sig <= 'H';

Ihre FPGA-Logik sucht nicht nach Hs (in der Simulation) und funktioniert daher nicht richtig - die to_X01-Funktion konvertiert Hin 1(unter anderem nicht relevant für diese Situation).

Übrigens ist es nicht erforderlich, dass ein Mux den Empfang ausschaltet, um ein funktionales Design zu haben, aber Sie möchten ihn vielleicht behalten, damit Sie die von Ihnen übertragenen Daten nicht sehen.

Korrekte Anbindung an ein bidirektionales Signal
AntwortenHierDatenschutz-Bestimmungen1y, 0v