Betrachten Sie den 4-Bit-Zähler wie unten gezeigt: -
Angenommen, wir betrachten die Ausbreitungsverzögerung jedes Flip-Flops = 2 ns und die Ausbreitungsverzögerung jedes UND-Gatters beträgt 3 ns. Wie groß ist dann die gesamte Ausbreitungsverzögerung?
Da alle Flip-Flops denselben Takt erhalten, fügen wir die Laufzeitverzögerung des Flip-Flops nur einmal hinzu, aber mein Zweifel ist, ob die Laufzeitverzögerung des UND-Gatters nur einmal oder zweimal hinzugefügt werden soll?
Wird die Ausbreitungsverzögerung also 2 + 3 = 5 ns oder 2 + 3 + 3 = 8 ns betragen?
Die Ausbreitungsverzögerung beträgt 2 ns, da dies die Zeit zwischen dem sich ändernden Eingang (Takt) und den Ausgängen (Q0-Q3) ist. Laufzeitverzögerung der UND-Gatter nicht relevant, da ihre Ausgänge stabil sein sollten, wenn die Flip-Flips getaktet werden. Sie können jedoch die maximale Frequenz begrenzen, mit der der Zähler getaktet werden kann, da ihre Ausgänge korrekt sein müssen , wenn der Takt auftritt.
Der JK-Eingang zum vierten Flip-Flop (FF3) wird durch die Zustände von Q0-Q2 bestimmt. Diese Ausgänge sind 2 ns nach dem Takt stabil, passieren dann aber bis zu zwei UND-Gatter. Wenn der nächste Takt zu früh auftritt, hatte der JK-Eingang von FF3 nicht genug Zeit, um sich zu stabilisieren, und der Zähler wird gestört.
Die Gesamtverzögerung zwischen Takteingang und FF3-JK-Eingang beträgt bis zu 2+3+3 = 8 ns. Daher beträgt die minimal akzeptable Zeit zwischen Takten 8 ns + JK-Setup-Zeit. Solange dieses Timing eingehalten wird, sollte der Zähler korrekt funktionieren, und die Ausbreitungsverzögerung beträgt 2 ns, da sich Q-Ausgänge nur als Reaktion auf Takteingänge ändern.
user_1818839
Analogsystemerf
Paebbels
Q
und den Ausgängen des ZählersQ
. Ganz anders wäre es, wenn jederQ
die nächste Etappe fahren würdeC
. Dies würde als asynchroner Zähler bezeichnet werden.Zephyr
Zephyr