Lesen von Datenblättern und Anwendung des Ohmschen Gesetzes

Ich habe ein CPLD, das +3,3 V benötigt und einen maximal zulässigen Strom pro Pin von 8 mA hat. Ich muss ein Taktsignal liefern. Der von mir ausgewählte Oszillator akzeptiert 5 V und gibt 5-V-Level aus. Ich finde es schwierig, die Datenblätter des CPLD und des Oszillators zu verinnerlichen.

Nun, das Datenblatt des Oszillators sagt für meine Taktgeschwindigkeit (1 MHz), dass es normalerweise 10 mA mag ( Versorgungsstrom, typisch ). Das heißt, solange 10 mA bei 5 V ( Versorgungsspannung, typisch ) verfügbar sind, werden wir viel wackeligen Spaß haben.

Hier komme ich durcheinander. Da der Ausgang des Oszillators bis zu 4,5 V ( Ausgangsspannungspegel ) beträgt und dies die vom CPLD geforderten 3,3 V übersteigt, muss ich einen Widerstand hinzufügen. Aber ich weiß nicht, wie hoch der Strom sein soll.

Ich habe willkürlich entschieden, dass ich 4ma erlauben werde, die CPLD zu erreichen. Dadurch wird verhindert, dass der Rauch austritt. Der Oszillator wird 16 mA ( Ausgangsstrom ) liefern, daher glaube ich, dass dies kein Problem ist. Ohm:

(4.5v-3.3v) = .004R
1.2v = .004a * R
1.2v/.004a = R
300 ohms = R

Ein 300-Ohm-Widerstand zwischen dem Ausgang des Oszillators und dem Taktstift des CPLD verhindert also eine Beschädigung des CPLD, indem er den Strom begrenzt und die Spannung auf die vom CPLD geforderten Grenzen reduziert.

F1: Macht irgendetwas davon Sinn?

F2: Ich gehe davon aus, dass, wenn im Datenblatt angegeben ist, dass der Ausgangsstrom für "1" -16 mA beträgt, dies bedeutet, dass 16 mA ausgegeben werden . Warum sagt das Datenblatt des Oszillators, dass der "0" -Strom des Oszillators 16 mA beträgt? Ich hätte 0 erwartet.

BEARBEITEN -

Wow, danke für das tolle Feedback. Ich werde nach einer 3,3-V-kompatiblen Uhr suchen. Obwohl es im Nachhinein nur eine bessere Idee ist, bin ich überrascht, dass das Hinzufügen eines Widerstands so problematisch wäre. Sie scheinen häufig in digitalen Schaltungen verwendet zu werden.

Referenzschaltung ... hier ist das Datenblatt für das CPLD . Eine Referenzschaltung als solche habe ich nicht gesehen. Allerdings (Junge bin ich dumm!) Ich habe ein funktionierendes Entwicklungsboard 3 'von mir, das einen Oszillator mit "8.000 G MEC AL8GS" auf der Dose trägt. (Ich gehe davon aus, dass das der Oszillator ist. Sieht so aus. Das einzige andere, was in der Nähe ist, ist ein winziger Atmel-Chip, von dem ich vermute, dass er mit der JTAG-Programmierung zusammenhängt.)

Bearbeiten 2 - Ich bin nicht mit einer bestimmten Marke oder Art von Oszillator verheiratet; Für meine Zwecke ist ein niederfrequenter Takt ok. Ich glaube, alles über 500 kHz wäre in Ordnung. Zurück zu DigiKey und Mouser!

NEIN, so geht das nicht. Es könnte funktionieren, aber wenn CPLD durch Überschwingertransienten zu einem SCR wird, ist dies ein bescheidener Risikoweg, um dies zu verursachen.

Antworten (3)

Ich empfehle Ihnen dringend, das Referenzdesign für das CPLD zu finden und es nach Möglichkeit neu zu erstellen und sogar dieselben Komponenten zu verwenden. Der Grund, warum Unternehmen dies anbieten, ist, dass sie möchten, dass Sie mit der Verwendung ihres Geräts beginnen, und wenn Sie keine exotischen Anforderungen haben, reicht es normalerweise aus.

Sie haben weder das Datenblatt für das CPLD noch den Namen angegeben, aber ich kann Ihnen sagen, dass Sie einen anderen Oszillator wählen sollten, der mit 3,3 V kompatibel ist. CPLDs arbeiten normalerweise nicht mit 5 V und dies wird wahrscheinlich gegen die Spezifikationen im Datenblatt verstoßen. Wie ich oben sagte, ist es am besten, dasselbe wie im Referenzdesign auszuwählen (oder online ein anderes Board zu finden, das denselben Chip verwendet, und zu sehen, was sie verwenden). Der Versuch, den Signalpegel des Oszillators zu reduzieren, ist eine sehr schlechte Idee, da Sie alle möglichen Probleme wie Kapazität, Frequenzen, Rauschen usw. einführen, die schlecht, schlecht, schlecht sind. Selbst die Verwendung von Widerständen führt zu Problemen, die aufgrund der gesamten Kapazität und möglicherweise der Belastung zu Fehlfunktionen des CPLD führen können.

Sie müssen sicherstellen, dass Ihre Stromversorgung ausreichend Strom für den schlimmsten Fall der CPLDs liefern kann. Aus meiner Erfahrung mit FPGAs sind die Einschaltströme sehr, sehr groß und schnell, und Sie sollten dies einplanen. Auch hier lautet die Empfehlung, alles zu verwenden, was ein Referenzdesign verwendet, und gegebenenfalls zu optimieren.

CTS stellt jetzt einen identischen MX045LV her , der für 3,3 V spezifiziert ist, aber derzeit nicht auf der DK-Website aufgeführt ist.

Vergleich dieser Spezifikationen mit dem MX045 Sie scheinen identisch zu sein, außer dass sie auf Bestellung von 1 bis 108 MHz gegenüber 1 bis 50 MHz für die LV-Serie konfigurierbar sind. Dies ist normal, da niedrigere Spannungen auch die maximale Geschwindigkeit des Wechselrichters verringern, aber Ihre Wahl ist das Minimum, sodass Ihr Standard-5-V-Oszillator bei 3,3 V einwandfrei funktionieren kann. Sie spezifizieren es nicht auf diese Weise, da es sich auf ihr universelles Datenblatt von 1 bis 108 MHz auswirkt und es erschweren könnte, eine abnehmende Frequenz pro Spannungsskala anzuzeigen. Aber ich kann Ihnen sagen, dass die Standard-CMOS-Logik für 74HCUB04- Invertergatter, die am häufigsten in solchen Oszillatordesigns verwendet werden, von 2 bis 6 V bei 1 MHz arbeiten.

Sie haben 3 Möglichkeiten;

  1. Testen Sie OSC von 5 V bis nahe 2 V auf Wackeln am Ausgang und akzeptieren Sie die Verwendung bei 3,3 V (rufen Sie den technischen Support des Werks an, um dies zu bestätigen, wenn Sie müssen)
  2. Verwenden Sie einen Widerstandsteiler für den CMOS-Ausgang mit einer Last von insgesamt 1 bis 2 mA, um den Bereich auf 3 bis 3,3 V zu reduzieren. 5V/1,5mA=3K3 und 3,3/5,0 = 66% also 1K1 out und 2K2 auf Masse wählen. Die RC-Zeitkonstante für den CPLD-Takteingang, siehe Kapitel 5, p4-Spezifikationen, gibt an, dass der Eingang 8 pF beträgt. Die Anstiegszeit beträgt also Rs * Cin ~ 5 nS, sodass keine Gefahr besteht, dass Wackelkanten verlangsamt werden. und 4,5 Vmax Spec führt tatsächlich zu einem 3,0-V-Eingang für Vmax, was in Ordnung ist.
  3. Bestellen Sie das LV-Teil oder Muster bei CTS.

Ihr CPLD verwendet 3,3-V-Logiksignale, aber Sie haben einen 5-V-Oszillator gewählt!? Das macht keinen Sinn. Ihr grundlegendes Problem ist, dass Sie den falschen Oszillator ausgewählt haben. Holen Sie sich einen, der mit 3,3 V läuft. Dann können Sie seinen Ausgang direkt mit dem CPLD verbinden.

Zu den aktuellen Anforderungen. Das Datenblatt sagt Ihnen, was der Oszillator ansteuern und dennoch ein Signal innerhalb seiner anderen Spezifikationen liefern kann. Sie haben das CPLD nicht beschrieben, aber höchstwahrscheinlich ist sein Takteingang ein normaler CMOS-Digitaleingang mit sehr hoher Impedanz. Es wird nicht annähernd das erreichen, was der Oszillator ausgeben kann. Es besteht keine Notwendigkeit, den Strom in den CPLD-Eingang irgendwie zu begrenzen. Der CPLD-Eingang wird zunächst nur eine winzige Menge ziehen.

Holen Sie sich einen 3,3-V-Oszillator und verbinden Sie seinen Ausgang direkt mit dem CPLD-Takteingang ohne zusätzliche Teile dazwischen, und alles wird gut. Vergessen Sie nicht die Bypass-Kappe über den Oszillator-Strom- und Erdungsstiften.

Der Wunsch nach Strombegrenzung war offensichtlich ein Versuch einer faulen Pegelverschiebung. Manchmal bei anderen Signalen bei sorgfältigem Lesen der Spezifikationen erträglich, aber wahrscheinlich keine gute Idee mit einer Uhr. Und ja, der Wechsel zu einem Oszillator mit einer passenden Ausgangsspannung erübrigt sich.