Niedrige Spannung bildet ein NAND-Logikgatter, dann ist der Zustand hoch

Ich habe versucht zu lernen, wie man Logikgatter verwendet. Ich wollte ein Logikgatter verwenden, um ein digitales Signal von einer 3,3-V-MCU auf 5 V zu stoßen. Ich nahm einen T74LS38D1 und verspottete die Lösung mit zwei Schaltern, die mit 3,3 V und GND anstelle einer tatsächlichen MCU verbunden waren. Ich habe auch ein Multimeter angeschlossen, um die Spannung zwischen GND und dem Ausgang des Gates zu überprüfen.

Ich war überrascht zu sehen, dass die Spannung für beide Eingänge, die auf niedrig eingestellt waren, etwa 1,2 bis 1,4 V betrug. Es sollte ein hoher Zustand sein, also erwartete ich nahe 5 V.

Als ich beide Eingänge auf GND setzte, lag die Spannung am Gate-Ausgang bei etwa 0,15 V, was ich erwartet hatte.

Warum ist die Spannung des High-Gate-Ausgangs so niedrig? Übersehe ich etwas Offensichtliches?

schematisch

Simulieren Sie diese Schaltung – Mit CircuitLab erstellter Schaltplan

  • Ich habe auch einen anderen NAND-Gate-Chip verwendet, SN74LS38N, und dasselbe ist passiert. Das deutet also darauf hin, dass mein Verständnis falsch ist.
  • Ich habe alle nicht verwendeten Eingangspins auf dem NAND-Logikgatterchip geerdet.

Antworten (3)

Ihre Beschreibung der Spannungsmessung und des Zustands der Eingänge ist völlig unklar, aber ich nehme an, das Hauptproblem besteht darin, dass die von Ihnen verwendeten ICs Open-Collector-Ausgänge haben. Es ist (vielleicht) beabsichtigt, wenn Sie den Spannungspegel verschieben möchten, aber auf jeden Fall benötigen Sie einen Pull-up-Widerstand am Ausgang, damit ein solches Gate funktioniert.

Es macht jedoch nicht viel Sinn, einen Open-Collector-Ausgang für Pegelverschiebungszwecke zu verwenden, wenn Sie den IC sowieso mit 5 V versorgen. Und in vielen Situationen (abhängig von Ihrem speziellen Anwendungsfall) funktioniert der Push-Pull-Ausgang viel besser als der Pull-up-Widerstand.

Wenn Sie die Spannung mit dem Logikgatter von 3,3 V auf 5 V verschieben möchten, wählen Sie den Standard-Push-Pull-Ausgang, versorgen Sie das Gatter mit einer 5-V-Versorgung und prüfen Sie, ob die Eingangspegel mit der IO-Ausgangsspannung Ihrer MCU (TTL-kompatible Versionen) übereinstimmen des Logikgatters sind in Bezug auf den garantierten Hochpegelspannungsbereich für solche Zwecke besser).

Der 74LS38 hat Open-Collector-Ausgänge - der Kollektor des Ausgangstransistors ist nur mit dem Ausgangspin verbunden und nicht mit irgendetwas im Chip. Der Ausgangstransistor kann den Ausgang entweder auf Masse ziehen oder den Ausgang "loslassen".

Sie müssen etwas außerhalb des Chips bereitstellen, um den Ausgang hoch zu ziehen - ein 5K1- oder so-Widerstand auf +5 Volt würde funktionieren - dann sollte der Ausgang sehr nahe an +5 V gehen, wenn einer oder beide Eingänge niedrig sind.

Martins Antwort hat die richtige Idee, aber er war nicht explizit darin, wie man mit dem Problem umgeht.

Ändern Sie Ihren NAND-Ausgang so, dass er so aussieht

schematisch

Simulieren Sie diese Schaltung – Mit CircuitLab erstellter Schaltplan

Mal sehen, ob das nicht hilft.

Ein Open-Collector-Ausgang sieht im Wesentlichen wie ein Schalter gegen Masse aus. Es ist nicht in der Lage, eine hohe Leistung physikalisch hoch zu ziehen, und was Sie gesehen haben, war das Ergebnis von Leckströmen.

Niedrige Spannung bildet ein NAND-Logikgatter, dann ist der Zustand hoch
AntwortenHierDatenschutz-Bestimmungen1y, 0v