Open-Source-Verilog-Synthesizer

Ich suche einen Open-Source-Verilog-Synthesizer. Ich verwende Icarus Verilog als Verilog-Simulator. Ursprünglich wollte ich es sowohl für die Simulation als auch für die Synthese verwenden, fand aber heraus, dass das Tool die Synthese nicht mehr unterstützt. Ich habe die gEDA-Website gefunden und mich dort umgesehen, konnte aber keinen Ersatz-Synthesizer finden.

Ich mache das, weil ich ein Papilio FPGA-Entwicklungsboard habe und anfangen möchte, Verilog damit zu verwenden.

Außerdem wäre es großartig, wenn Sie etwas Licht in den Prozess von Verilog zu FPGA bringen könnten. Ich habe das Gefühl, dass der Prozess von Verilog zu FPGA mehr Schritte umfasst als nur Simulation und dann Synthese.

Ein großes zugrunde liegendes Problem ist das Fehlen von Open-Source-Standardzellenbibliotheken: quora.com/… und FPGA-Dokumentation, die.

Antworten (3)

Die Synthese hängt stark von der Plattform ab, die Sie verwenden, und muss normalerweise mit Tools von Altera, Xilinx usw. durchgeführt werden. Es gibt keine Open Source (AFAIK), da dies so benutzerdefiniert ist und viel Aufwand erfordert, um optimal und korrekt zu sein Ergebnisse. Daher gibt es wenig Anreiz, Open Source zu machen. Außerdem geben diese Unternehmen aufgrund des IP keine Informationen über die Interna ihrer Chips weiter, was andere daran hindert, sie zu verwenden, ohne die Hersteller zu kontaktieren.

Übrigens bieten Altera und Xilinx (vielleicht andere) kostenlose Versionen ihrer Tools an, denen einige Funktionen fehlen, die Sie verwenden können (was ein weiterer Grund dafür ist, dass anscheinend niemand etwas Open Source macht). Sie sind gut genug für viele Projekte.

Also, um es zusammenzufassen, glauben Sie, dass irgendjemand ohne Geld Zeit aufwenden würde, um etwas zu schaffen, das schwierig ist, mit wenig Informationen, wenn der Hersteller bereits einige davon kostenlos zur Verfügung stellt? Werfen Sie einen Blick auf das Open-Source-BIOS für PCs. Ist aus denselben Gründen nicht sehr weit gegangen.

Ahh ok, das ist der Grund, warum sie den Support in icarus verilog dann eingestellt haben. In diesem Fall wäre es also am besten, die Tools des Anbieters zu verwenden? Ich zögerte, dies zu tun, weil ich das ISE-Webpack von Xilinx heruntergeladen hatte und es riesig war. Ich habe nur nach etwas Leichterem gesucht. Danke für die Antwort.
@slashoofpez: Ja. Sie sind riesig (was Ihnen sagt, wie viel es braucht, um sie zu unterstützen), aber Sie können die Anzahl der FPGAs reduzieren, die Sie unterstützen möchten, damit die Installation kleiner ist (vielleicht sogar herunterladen, wenn es sich um eine Online-Installation handelt).

Es gibt einige Open-Research-Synthesizer, die nahe herankommen – VTR (Verilog to Routing) und Yosys Open SYnthesis Suite liefern die vielversprechendsten Tools.

Wenn Ihr Ziel darin besteht, einen Chip zu liefern, anstatt Routing-Algorithmen zu erforschen, dann benötigen Sie (zumindest 2013) Tools von Anbietern.

Und 2017 produziert die Yosys-Pipeline funktionierendes Design für einige kleine Lattice-Teile!
Und im Jahr 2022 können Yosys und eine Vielzahl chipspezifischer Tools Designs für eine Vielzahl von FPGA-Teilen sowie Metalldesigns für integrierte Open-Source-Schaltungen generieren.

Es gibt keine Open-Source-Synthesizer. Leute (und besonders Enthusiasten) bleiben bei Anbieter-Tools. Da Papillo mit Xilinx Spartan 3E FPGA geliefert wird , können Sie das kostenlose ISE WebPACK von Xilinx verwenden.

Es gibt keine für FPGAs, aber einige für die Entwicklung von Full-Custom-Silicon (ASICs). Siehe zum Beispiel opencircuitdesign.com/verilog
Open-Source-Verilog-Synthesizer
AntwortenHierDatenschutz-Bestimmungen1y, 0v