Mein High-Side-Mosfet, der im Diagramm als Q2 gezeigt wird, wird sehr heiß, wenn er keinen Strom durchlassen soll.
Wenn DIR1 hoch und DIR2 niedrig ist, soll Strom durch den Transistor Q1 durch den Motor und durch Q4 und Q5 fließen. Diese drei Transistoren scheinen sich wie beabsichtigt zu verhalten, aber ich muss etwas übersehen haben. Das Seltsame ist, wenn die H-Brücke auf diese Weise konfiguriert ist, fließt immer noch etwas Strom durch Q2, da es heiß wird. Es ist ausgeprägter bei einem niedrigeren Arbeitszyklus des PWM-Signals. Würde nicht der größte Teil des Stroms während des niedrigen Teils des PWM-Signals am Gate von Q5 durch die Diode D2 fließen, da sie einen geringeren Durchlassspannungsabfall aufweist als die Body-Diode des Transistors Q2?
Die Wellenform sehe ich am Motor mit einem PWM-Signal an Q5 mit einer Frequenz von 1 kHz und einem Tastverhältnis von 50%.
Hier ist eine Wellenform der Spannung über dem Motor:
Hier ist ein Bild des Diagramms für die Schaltung:
BEARBEITEN
Die neue Schaltung wurde getestet und die Wellenform sieht viel besser aus, aber ich habe die Spannung über dem Motor gemessen und es treten einige Schwingungen auf. Was kann diese Schwingung verursachen?
Die andere Frage ist, warum gibt es eine Verzögerung, bevor die Motorspannung abfällt? Liegt das daran, dass die Diode zu langsam ist?
Die PWM-Frequenz beträgt 4,5 kHz und das Tastverhältnis 50 %.
Sie trennen die Source-Anschlüsse von Q3/Q4 mit Q5 von Masse, sodass sie außer Kontrolle geraten. Ohne eine Verbindung zwischen dem Source-Anschluss von Q3 / Q4 und Masse sind sie im Wesentlichen außer Kontrolle, da der Richtungsausgang Ihres Optos auf Masse bezogen ist, aber keine Stromschleife zwischen Ihrem Opto und Q3 / 4 Vgs besteht. Der einzige Grund, warum sie leitend bleiben, ist, dass Q3/Q4 Ladung in ihrer Gate-Source-Kapazität gespeichert haben, sodass sie eingeschaltet bleiben können, wenn Q5 aufhört zu leiten. Sie rollen durch (Sie können den Leitungszustand von Q3 oder Q4 nicht ändern, während Q5 nicht leitet), aber Sie bemerken es aufgrund der Verwendung der Schaltung nicht.
Was Sie bemerken, ist die Auswirkung auf Q1/Q2. Q1/Q2 haben einen Pull-up-Widerstand, der ihre Gate-Source-Kapazität entleert, wenn Q5 aufhört zu leiten. Wenn Q5 aufhört zu leiten, verschwindet der Strompfad, der die Vgs von Q1/Q2 gegen den Pull-up-Widerstand geladen hält und Vgs entlädt. Q1/Q2 versuchen im Grunde jedes Mal, wenn Sie Q5 öffnen, auszuschalten und müssen dann wieder einschalten, und es sieht so aus, als hätten sie Probleme damit.
AKTUALISIEREN:
Richtig. Die aktualisierte Schaltung, die ich beschrieben habe, sieht aus wie Ihr aktualisierter Schaltplan.
Wenn Sie sich für einen NMOS für den neuen Q5 entscheiden, benötigen Sie einen Floating-High-Side-Gate-Treiber.
Wenn Sie sich für PMOS entscheiden, können die Dinge einfacher sein. Denken Sie daran, dass die Spannung zwischen Gate-Source alles ist, worum sich der MOSFET kümmert. Die PMOS-Quelle ist fest auf +V eingestellt. Um die geeigneten Vgs zur Steuerung des PMOS zu erreichen, muss das Gate zwischen +V und +V-Vgate angesteuert werden, wobei Vgate die Spannung ist, mit der der Nenn-RDson im Datenblatt erreicht wird, nicht Vgth . Vgth bringt das PMOS gerade noch zum Leiten, was bei Verwendung als Schalter nutzlos ist. Sie wollen voll dirigieren.
Der einfachste Weg, dies zu tun, besteht darin, das PMOS-Gate einfach ganz auf GND zu ziehen, aber wenn Ihr + V hoch genug ist, wird Ihr maximales Vgs auf dem PMOS überschritten. Wenn dies der Fall ist, müssen Sie Dinge wie Zenerdioden einbauen, um zu begrenzen, wie weit unter + V das PMOS Vg in Richtung Masse gezogen werden kann.
Da dies ein Gate-Treiber ist, den Sie PWMen, wird er ein- und ausgeschaltet und hochfrequent, sodass Sie darauf achten müssen, wie schnell die Gate-Source-Kapazität geladen und entladen werden kann. Dinge wie 2,5-K-Pull-up-Gate-Widerstände, die Sie an anderer Stelle verwendet haben, sind also nicht optimal. Sie haben eine RC-Zeitkonstante mit der Gate-Kapazität, die für Ihre PWM-Frequenz zu langsam sein könnte.
Sie könnten stattdessen Pull-up-Widerstände durch Pull-Transistoren ersetzen. Anstelle eines Pull-up-Widerstands und eines Pull-down-NMOS haben Sie also einen Pull-up-PMOS und einen Pull-down-NMOS, die zusammen für einen Totempfahl angesteuert werden.
Der Durchschuss kann hier immer noch ein Problem sein, aber da die Ströme niedriger sind, können Sie Widerstände verwenden, um den Durchschuss zu begrenzen und die Verluste zu tolerieren. Sie wollen keine Tonne Komplexität in den Gate-Antrieb, weil Sie dann anfangen, Schaltungen zu bekommen, die Fraktale voneinander sind.
Ein anderer Ansatz, der manchmal funktioniert, besteht darin, den PMOS und den NMOS in der Gate-Treiberschaltung umzudrehen, sodass sich der PMOS unten und ein NMOS oben befindet, der eher wie ein Gegentaktverstärker wirkt, also nicht durchschießen kann, aber auch nicht ist. t so effizient wie ein Schalter. Aber das ist tendenziell tolerierbar, wenn die Gate-Ansteuerströme niedrig sind.
ZWEITE AKTUALISIERUNG:
Hoppla. Mein Fehler. Bei einem High-Side-Q5 entlädt sich die PMOS-Vgs immer noch, wenn Q5 nicht leitet, weil Q5 eine antiparallele parasitäre Body-Diode hat. Das stellt einen Pfad für Cgs um die Schleife bereit, die Q5 und den Pull-up-Widerstand zum Entladen enthält. Wenn Sie wirklich bei der Verwendung von Q5 bleiben möchten, schalten Sie eine Diode in Reihe mit Q5, damit kein Strom durch die Body-Diode von Q5 zurückfließen kann (Sie können dies im Schaltplansymbol sehen. Fast alle diskreten MOSFETs haben infolgedessen eine parasitäre Body-Diode). von der Art und Weise, wie sie hergestellt werden.Sie müssen nicht, aber sie tun es oft zu 99% der Zeit.Wenn sie dies nicht tun, haben sie einen vierten Körperanschluss.Ich habe noch nie einen solchen diskreten Leistungs-MOSFET gesehen.Nur a einige spezielle Signal-MOSFETs).
Nego24
DKNguyen
Nego24
DKNguyen
Nego24
DKNguyen