Ich habe ein Produkt in Serienfertigung, bei dem die eingebettete CPU jetzt veraltet ist.
Ich muss diese CPU durch eine kostengünstigere Alternative ersetzen. Aus politischen (und praktischen) Gründen habe ich keine Wahl, welche CPU ich verwenden soll.
Die ursprüngliche CPU hatte einen Begleitchip, der einen Druckeranschluss bereitstellte. Der Ersatz hat diese Funktion nicht.
Der Druckeranschluss wird/wurde von einem alten (und sehr alten/veralteten) RTOS für Debug-Zwecke verwendet. Ich würde dieses Betriebssystem gerne ändern, aber aufgrund der Komplexität wird das nicht passieren, bevor wir die Produktion des aktuellen Designs aufgrund von Engpässen einstellen.
Die Ersatz-CPU hat keinen IEEE1284-Anschluss (auch bekannt als EPP, ECP, LPT, SPP, Drucker usw.)
Ich habe hoch und niedrig gesucht und kann keinen ASIC finden, der IEEE1284 auf einem 3,3-V-PCI-Bus implementiert. Die einzigen Teile, die ich finden kann, die jemals waren, sind auch veraltet.
Ich kann VHDL-Soft-IP finden, aber die Mächtigen wollen kein FPGA im Design, und auf jeden Fall sind die Kosten für das IP viel zu hoch.
Gibt es also (auf die Gefahr hin, des "Einkaufens" beschuldigt zu werden) einen Hersteller, der immer noch ein 3,3-V-PCI-IEEE1284-ASIC-Gerät (manchmal als SuperIO bezeichnet) herstellt, das zu niedrigen Kosten in relativ geringen Produktionsmengen zum Verkauf in ( oder Import nach) Europa?
TIA,
Ich schlage vor, Sie schlagen den LPT-Port im Code ein. Ein AVR-Beispiel finden Sie hier . Alternativ können Sie das Debuggen über eine neue bevorzugte Schnittstelle durchführen und dann nur für alte Debug-Geräte eine Zwischenhardware erstellen, die diese neue Schnittstelle in die alte LPT-Schnittstelle übersetzt. Das ist gut für die Zukunft, denn Sie können LPT komplett fallen lassen, wenn RTOS endlich einen Ersatz bekommt.
Sie könnten einen CPLD-Chip verwenden, um auf dem PCI-Bus zu sitzen und den ECP-Port zu implementieren. Ja, es wird einige Verilog-Entwurfsarbeit erfordern, aber es gibt anständige PCI-Bus-Modelle auf Opencores, gegen die getestet werden kann. Es handelt sich oft um ein Einzelchip-Design, da Sie keine für ein FPGA erforderliche Konfigurationshardware benötigen.
Hier ist ein Open-Source-Projekt, das ein CPLD verwendet, um einen IDE-Adapter für den ISA-Bus als Motivation zu implementieren: http://dangerousprototypes.com/2012/02/13/xt-ide-adapter-tested-and-working/
In den Vintage Computer Foren http://www.vintage-computer.com/vcforum arbeiten mehrere Leute an diesem Zeug
pjc50
Jay M
Jay M