PMOS und NMOS im Cut-Off

Ihre Annahme ist richtig - wenn ein MOSFET ausgeschaltet ist,$V_{DS}$kann alles sein.$^1$Sie können dies in N2 sehen, wo$V_{DS} = V_{DD}$. Wenn$V_{in2}$geerdet ist, dann N2$V_{GS} = 0 \mathrm V$Egal ob$V_{DS}$.

Die Lösung ist auch richtig. Der schwierige Teil ist, dass die Quellenspannung von N1 nicht festgelegt ist. Die Quellenspannungen von P1 und P2 sind auf festgelegt$V_{DD}$, und N2 ist auf Masse fixiert. Aber nur die Gate-Spannung von N1 ist fest – die beiden anderen Anschlüsse variieren je nach Schaltungsbedingungen. Betrachten wir jede mögliche Situation für N2.

1. $V_G = V_{in1} = 0 \mathrm V$. Da 0 V die niedrigste verfügbare Spannung in der Schaltung ist,$V_{GS}$kann nie größer als Null sein. Daher muss N1 ausgeschaltet sein. P1 ist an, also$V_D = V_{DD}$.

   • Wenn N2 eingeschaltet ist,$V_S = 0 \mathrm V$.
   • Wenn N2 aus ist,$V_S$schwebt, und seine Spannung ist unbekannt.$^2$

2. $V_G = V_{in1} = V_{DD}$. Jetzt ist es möglich, dass N1 eingeschaltet ist.

   • Wenn N2 eingeschaltet ist,$V_S = 0 \mathrm V$, was bedeutet$V_{GS} = V_{DD}$, also ist N1 eingeschaltet. Als Konsequenz,$V_{DS} = 0 \mathrm V$, So$V_D = 0 \mathrm V$zu.
   • Wenn N2 aus ist, dann ist P2 an und$V_D = V_{DD}$. Aber$V_S$ist nicht festgelegt, daher wissen wir nicht, ob N1 ein- oder ausgeschaltet ist. Denken wir über beide Fälle nach.
   • • Wenn N1 eingeschaltet ist,$V_{DS} = 0 \mathrm V$. Das heisst$V_S = V_{DD}$. Aber das würde bedeuten$V_{GS} = V_{DD} - V_{DD} = 0 \mathrm V$, was impliziert, dass N1 ausgeschaltet ist. Widerspruch! Das kann also nicht stimmen.
   • • Wenn N1 aus ist,$V_S$schwimmt wieder. Aber jede Spannung darunter$V_{DD}$bedeutet$V_{GS} > 0$, der den Transistor einschaltet und anhebt$V_S$. Der einzige stabile Zustand ist also$V_S = V_{DD}$.

Manchmal ist diese Rate-and-Check-Methode der einfachste Weg, um ein Problem zu lösen, weshalb die Lösung sie verwendet hat.

$^1$Ich rede hier nur von DC. Ein zeitvariables Modell dieser Schaltung würde die parasitären Kapazitäten der MOSFETs beinhalten.$V_{DS}$würde auch durch die Bodydioden begrenzt werden. Außerdem ignoriere ich die Schwellenspannung.

$^2$Auch hier würde die reale Spannung durch die Body-Dioden und die parasitäre Kapazität begrenzt. Leckstrom würde auch eine Rolle spielen.

UPDATE: Sie haben in den Kommentaren zwei Folgefragen gestellt:

Zur Verdeutlichung kann ich also die Argumentation verwenden, dass id = 0 ist, weil P1 ausgeschaltet ist, und dies derselbe Strom ist, der durch N1 fließt, was automatisch bedeutet, dass N1 ausgeschaltet ist, wenn Vin1 = Vdd, richtig?

Das ist in zweierlei Hinsicht falsch. Erstens ist der Drain von N1 sowohl mit P1 als auch mit P2 verbunden. (Die PMOSFETs sind parallel geschaltet.) Das Ausschalten von P1 bedeutet also nicht, dass der Strom von N1 Null ist. In diesem Fall ist es Null, aber das liegt an N2, nicht an P1.

Zweitens bedeutet ein Strom von Null nicht, dass N1 ausgeschaltet sein muss! In CMOS-Logik gibt es (idealerweise) niemals Gleichstrom! Ein MOSFET ist eingeschaltet, wenn aufgrund der Gate-Spannung ein leitender Kanal zwischen Drain und Source vorhanden ist. Dies wird als "Kanalinversion" bezeichnet.

Außerdem bin ich noch etwas verwirrt. Wenn ein Mosfet abgeschnitten ist, kann man davon ausgehen, dass Vds/Vsd = 0 ist?

Nein ist es nicht. Wenn der MOSFET ausgeschaltet ist, wirkt er (idealerweise) wie ein offener Stromkreis und kann eine beliebige Spannung darüber haben. Hier ist ein einfaches Beispiel:

^{Simulieren Sie diese Schaltung – Mit CircuitLab erstellter Schaltplan}

Die Lösung sagt etwas Subtileres – wenn N1 leitet und N2 nicht, dann N1$V_{DS}$wird irgendwann null erreichen. Es könnte hilfreich sein, über parasitäre Kapazitäten nachzudenken. Hier ist eine vereinfachte Schaltung, die zeigt, was ich meine:

^{Simulieren Sie diese Schaltung}

Stellen Sie sich vor, wir beginnen mit$V_{in1}$niedrig und$V_{in2}$hoch. Der Kondensator wird über N2 vollständig entladen. N1$V_{DS} = V_{DD}$. Jetzt machen wir$V_{in1}$hoch u$V_{in2}$niedrig. N2 bricht ab. N1 schaltet sich ein und beginnt, den Kondensator aufzuladen. Der Kondensator verhindert N1$V_S$davon ab, sofort, also am Anfang, N1's zu ändern$V_S = 0 \mathrm V$. Während sich der Kondensator auflädt,$V_S$steigt, was sich verringert$V_{GS}$Und$V_{DS}$. Da die Gate- und Drainspannungen gleich sind,$V_{GS}$wird genau zur gleichen Zeit Null (volle Abschaltung) erreichen$V_{DS}$Null erreicht.

Der Kondensator hält N1$V_S$bei$V_{DD}$. Wenn es undicht ist,$V_{GS}$nicht mehr Null ist, also schaltet N1 wieder ein und lädt den Kondensator wieder auf. Jetzt im wirklichen Leben müssen Sie sich um die Schwellenspannung und Leckströme und die Wechselstromleistung und viele andere chaotische Dinge kümmern, aber dies ist eine einfache digitale Schaltung, also lassen Sie es uns heute einfach halten. :-)

Aufgrund der Bedingung Vin1 = Vdd kann der Transistor P1 aus der Schaltung entfernt werden, da er sperrt. Sein Strom ist Null, seine Drain-Source-Spannung kann jeden beliebigen Wert annehmen.

Transistor N1 ist eingeschaltet. Ist die Drain-Source-Spannung idealerweise Null, kann der Drain-Strom beliebige Werte annehmen (von Null bis zu der durch die Gerätegröße gegebenen Grenze).

Tatsächlich haben Sie einen Wechselrichter, der aus N2 und P2 besteht.

Da dies eine CMOS-Logik ist, fließt Strom nur während des Schaltens zum Laden/Entladen von Kondensatoren. Sonst gibt es keinen Strom.