Problem mit dem Design der analogen automatischen Verstärkungsregelung

Ich versuche, eine automatische Verstärkungsregelschaltung (AGC) zu erstellen. Ich bin Neuling mit nicht viel ErfahrungGeben Sie hier die Bildbeschreibung ein

Grundsätzlich ist der Eingang zum Verstärker der 1. Stufe ein Formsensor, auf dessen Grundlage ich die Verstärkung der zweiten Stufe steuern möchte. Also fütterte ich den Ausgang des Verstärkers der ersten Stufe. zum Spitzendetektor. Dann zu LPF, damit das Signal der Spitze folgt. In der Abbildung ist Weiß das Signal nach LPF (Knoten vor 1 uF). Bis zu diesem Punkt habe ich die Schaltung richtig funktioniert. Aber jetzt muss ich den Offset nach LPF entfernen, damit das Signal am Gate von PMOS nur 0-1 V beträgt. Wenn ich also den Ausgang von LPF an HPF anschließe, ändert sich das Signal vor 1 uF vollständig wie unten (das blaue Signal). Was genau übersehe ich oder mache ich falsch?Geben Sie hier die Bildbeschreibung ein

Antworten (1)

Es gibt ein paar Probleme mit Ihrer Implementierung, aber ich denke, Sie müssen zuerst Ihre Absicht klären.

Möchten Sie den Dynamikumfang des Signals reduzieren, also konstanter halten, oder den Dynamikumfang erweitern? Ist es für Audiozwecke?

Der übliche Weg, AGC zu implementieren, ist mit Feedback, nicht mit Feedforward, wie Sie es haben.

Um den Dynamikbereich zu reduzieren, nehmen Sie den Eingang zum Präzisionsgleichrichter vom Ausgang und nicht vom Eingang.

Sie können auch keinen HPF nach Ihrem Gleichrichter schalten, da sonst die DC-Komponente des Signals verloren geht. Verbinden Sie den Gleichrichterausgang direkt mit dem Gate des FET.

Die Art und Weise, wie Sie den FET angeordnet haben, erhöht die Verstärkung, wenn das Gate positiver wird. Ich würde die Schaltung neu anordnen, um den FET von der Verbindung zwischen zwei Widerständen in Reihe zu erden, die den Ausgangs-Operationsverstärker speisen. Wenn das FET-Gate positiver wird, wird es das Signal überbrücken und die Verstärkung verringern. (Dies setzt voraus, dass es sich um einen N-Kanal-FET handelt).

Es gibt auch einige Anordnungen, die durch den FET verursachte Verzerrungen reduzieren können. Das Hinzufügen der Hälfte des Signals zwischen Drain und Source ist eine Möglichkeit.

Auch in Ihrer ursprünglichen Schaltung ist der Widerstand nach dem 1K-Widerstand so niedrig, dass er den Betrieb des Gleichrichters beeinträchtigt.

Diese folgende Schaltung stammt von EDN und zeigt eine ähnliche Anordnung. Es verwendet einen JFET, der eine negative Spannung benötigt, um ihn auszuschalten. Es wird als unteres Element des verstärkungsbestimmenden Widerstands in einem nichtinvertierenden Verstärker verwendet. JFETs werden häufiger verwendet und verursachen wahrscheinlich weniger Verzerrungen, obwohl die zuvor vorgeschlagene Shunt-Anordnung den Vorteil hat, dass die Spannung am aktiven Element niedriger ist und daher weniger Verzerrungen verursachen kann. Link zur Schaltung Audio-AGC

Problem mit dem Design der analogen automatischen Verstärkungsregelung
AntwortenHierDatenschutz-Bestimmungen1y, 0v