Ich beschäftige mich derzeit mit einer Schaltung zur Kommunikation zwischen einem Mikrocontroller und einem E-Ink-Display. Es verwendet einen SPI-Bus. Das Display ist von PervasiveDisplays, und am Ende dieser Website http://www.pervasivedisplays.com/kits/ext_kit gibt es einen Download mit Gerber-Dateien für das Kit einschließlich der Schaltung für die Erweiterungsplatine. Der Teil, mit dem ich zu kämpfen habe, ist der folgende:
Für mich ist dies ein Mosfet-Schalter, der das Mikroprozessorsignal leitet, wenn die Gate-Source-Spannung positiv ist. Das Problem, das ich habe, ist, dass dieser Eingang mit dem Abfluss verbunden ist. Wenn es an die Quelle angeschlossen war (Drain wird ausgegeben), konnte ich sehen, wie der MOSFET leitet, und den Drain-Pin auf eine niedrige Spannung legen, wenn die Quelle niedrig ist, während er bei hoher Spannung vom Widerstand auf 5 V gezogen würde. Es ist jedoch umgekehrt und ich kann mir nicht wirklich vorstellen, wie dieser Teil der Schaltung funktioniert. Jede Hilfe wird sehr geschätzt.
Es ist ein logischer Übersetzer. Wenn der Drain hoch ist, beträgt Vgs 0 V. Das Gate ist hoch (3,3 V) und die Quelle wird über R25 auf 3,3 V hochgezogen. Wenn der Drain niedrig ist, wird die Source auch durch die interne Body-Diode des MOSFET nach unten gezogen. Wenn die Diode die Source auf Low zieht, schaltet sich der MOSFET ein (Vgs steigt) und erdet die Source noch besser. MOSFETs ist es egal, in welche Richtung der Strom fließt, solange die Vgs-Schwelle erreicht wird.
Bei Bedarf kann der Effekt, dass die Body-Diode immer in eine Richtung leitet, umgangen werden, indem zwei MOSFETs "Rücken an Rücken" mit ihren Dioden in entgegengesetzten Richtungen platziert werden.
Ich denke, Ihr Schaltplan ist ein wenig verwirrend. Q10 wird als N-Kanal-Verarmungs-Mosfet dargestellt, es ist ein N-Kanal- 2N7002KW-Verbesserungs-Mosfet . R39 wird angezeigt, ist aber tatsächlich nicht angeschlossen.
Circuit ist ein Logikkonverter.
Alles, was Sie zum Verständnis brauchen, finden Sie hier :
Zustand 1. Kein Gerät zieht die Busleitung herunter und die Busleitung des Abschnitts „Untere Spannung“ wird durch ihre Pull-Up-Widerstände Rp auf 3,3 V hochgezogen. Das Gate und die Source des MOS-FET liegen beide auf 3,3 V, also liegt VGS unter der Schwellenspannung und der MOS-FET leitet nicht. Dadurch wird die Busleitung am Abschnitt „Höhere Spannung“ durch ihren Pull-Up-Widerstand Rp auf 5V hochgezogen. Die Busleitungen beider Sektionen sind also HIGH, aber auf unterschiedlichem Spannungspegel.
Zustand 2. Ein 3,3-V-Gerät zieht die Busleitung auf einen LOW-Pegel herunter. Die Source des MOS-FET wird ebenfalls LOW, während das Gate auf 3,3 V bleibt. VGS steigt über die Schwelle und der MOS-FET wird leitend. Nun wird auch die Busleitung des Abschnitts „Höhere Spannung“ durch das 3,3-V-Gerät über den leitenden MOS-FET auf einen LOW-Pegel heruntergezogen. Die Busleitungen beider Abschnitte werden also bei gleichem Spannungspegel LOW.
Zustand 3. Ein 5-V-Gerät zieht die Busleitung auf einen LOW-Pegel herunter. Über die Drain-Substrat-Diode des MOSFET wird zunächst der Abschnitt „Untere Spannung“ heruntergezogen, bis VGS die Schwelle überschreitet und der MOSFET leitend wird. Jetzt wird die Busleitung des Abschnitts „Untere Spannung“ durch das 5-V-Gerät über den leitenden MOS-FET weiter auf einen LOW-Pegel heruntergezogen. Die Busleitungen beider Abschnitte werden also bei gleichem Spannungspegel LOW.
nickagisch
Philipp317
Dejvid_no1