Simulieren Sie diese Schaltung – Mit CircuitLab erstellter Schaltplan
Boylestads Buch sagt, dass bei leitenden Dioden die Wirkung des Widerstands "entfernt" wird Die Konstante ist so klein, dass sich der Kondensator mit dem Wert von auflädt extrem schnell. Ist es eine gute Annäherung zu sagen, dass es unabhängig vom Wert sofort aufgeladen wird? Und ? Unter der Annahme idealer Dioden, Spannungsquellen usw. Dies wird im Abschnitt Klemmschaltungen mit wechselnden Konstantspannungsquellen erwähnt. Wäre dies bei einer Sinuswelle anders?
Wenn möglich, würde ich gerne etwas anderes fragen. Unter der Annahme eines Durchlassspannungsabfalls von 0,6 in jeder Diode wäre die Spitzenspannung an Vo V1 – 0,6 – 0,6 = V1 – 1,2. Wenn Dioden als ideal mit einem Abfall der Durchlassspannung von 0 V angesehen werden, ist in diesem Fall Vo = V1. Es gibt hier eine Übung in meinem Klassenzimmer, bei der die Spitzenspannung in Vo unterschiedlich zu V1 ist, vorausgesetzt, alle Dioden sind ideal mit einem Abfall von 0 V, idealen Quellen usw. Ist das sinnvoll? Könnte der Kondensator am Ende einer Halbwelle nicht vollständig aufgeladen sein? Danke noch einmal.
Wenn V1 eine perfekte Spannungsquelle ist und die Dioden ebenfalls perfekt sind, wird die Wirkung von R nur entfernt, wenn C lädt, was der Fall ist, wenn der Absolutwert von V1 größer als die Spannung an C ist.
Zu jedem anderen Zeitpunkt entlädt R C, sodass R sichtbar wird und eine Welligkeit in der Ausgangsspannung verursacht.
Die entsprechenden Leistungsdioden und die Elektrolytkappe mit niedrigem ESR haben eine ESR*C-Zeitkonstante von <10~100us, während billige E-Kondensatoren, die für einen viel niedrigeren Welligkeitsstrom (oder keine Bewertung angegeben) ausgelegt sind, einen höheren ESR von 200uS bis >1000us haben.
Es ist also nicht augenblicklich, sondern schnell. Niedrigere ESR-Kappen werden aufgrund des I^2*ESR-Wärmeverlusts immer bevorzugt.
In der Zwischenzeit muss die R * C-Zeitkonstante der Last für einen angemessenen Welligkeitspegel wie 10% gewählt werden, wobei sich herausstellt, dass RC > = 16 / f für die Netzfrequenz am Brückeneingang sein muss. Dies führt zu sehr großen Spitzenströmen bei Volllast, die gleich % Vripple im Arbeitszyklus (d) und 1/d in den Spitzenladeströmen sind.
Außerdem steigen die Obergrenzen ohne Last auf 1,4 * Vac rms bei Volllast und steigen um weitere 8 bis 10 % vom Vac-Abfall bei Nennlast, oder mit anderen Worten, die Vdc kann ohne Vergleich um bis zu 50 % höher schwingen volle Ladung.
Es kann andere Formeln geben, die das Verhältnis von Load R zu Cap ESR bestimmen, aber der C-Wert darf nur um 10 % bei 2f-Impulsraten für 10 % Volllastwelligkeit abfallen.
Dies ist nur 1/6 der Anstiegszeit des Exponenten RC-Zeitkonstantenwerts für einen Spannungsabfall von 60 %, daher werden 6 T min für 100 Hz und 12 T für 50 Hz benötigt. Die Brücke ist ein Frequenzverdoppler. Die zusätzliche Speicherzeit bis 16T ist auf Näherungsfehler, Spannungsspielraum und Alterung des Kappenwerts zurückzuführen.
Deshalb sprechen wir von einer ungeregelten Stromversorgung.
Sie können die Spitzenspannung und f Ihrer AC-Quelle simulieren, den ESR mit einem festen R zur Kappe hinzufügen und die Ergebnisse hier eingrenzen .
user_1818839
FiddyOhm
Russell McMahon
João Pedro
alephnull
João Pedro
Anton X