Ich habe ein Board mit einer +5-V-Spur von einem Strommesswiderstand über eine verrauschte +5-V-Ebene zu einem OpAmp, also dachte ich, ich würde dieses spezielle Yak bald rasieren und ein paar Symbole für KiCad erstellen, die sich tatsächlich wie erwartet verhalten.
Wie würde ich in einem Schaltplan die Einschränkung ausdrücken, diese Leiterbahn nur mit einem bestimmten Pad auf einer bestimmten Komponente zu verbinden, selbst wenn dasselbe Netz näher verfügbar ist?
Ich interessiere mich hauptsächlich für die grafische Darstellung, weil es aus einer Programmlogik-POV einfach zu implementieren ist (getrenntes Netz von Ratsnest-POV, gleiches Netz von DRC-POV), aber ich möchte auch einen lesbaren Schaltplan haben.
Gibt es in ähnlicher Weise einen Standard zur Bezeichnung von Entkopplungskondensatoren und deren Zuordnung zu IC-Pins (im Grunde dieselbe Problemklasse)?
Wenn es mehrere Standards gibt (USA, Europa, Russland), würde ich das natürlich auch gerne wissen.
Dies ist schwierig, aber eine gängige Lösung in EDA-Paketen sind Netzbindungen . Dies sind im Wesentlichen "Dummy"-Komponenten, die das tun, was Sie wollen. Sie binden die Netze zusammen, damit Sie sie anders benennen können, und dann erstellen Sie eine Art PCB-Komponente, um die Kupferverbindung darzustellen. Das ist auch einer der Gründe, warum ich Netzbindungen nicht mag – das Erstellen dieser benutzerdefinierten Komponenten ist meiner Meinung nach eine Qual. Am Ende habe ich immer einen bestimmten Footprint pro Anschluss auf einer Leiterplatte erstellt.
Folgendes mache ich oft anstelle von Netzbindungen:
Zugegeben, ich arbeite derzeit nicht an großvolumigen Konsumgütern, daher kommen mir die Auswirkungen eines 1005- oder 1608-0R-Widerstands auf die Stückliste nicht einmal in den Sinn – sie sind im Grunde kostenlos für mich. Und wenn Sie später auf Rauschprobleme stoßen, haben Sie einen Platz, an dem Sie einen Ferrit hineinwerfen und Ihr Problem möglicherweise leicht lösen können (in diesem Fall vielleicht Pads für zusätzliche Kappen hinzufügen).
In Bezug auf die Entkopplungskondensatoren platziere ich einfach die Kondensatoren, die für eine bestimmte Komponente bestimmt sind, auf derselben Seite wie dieses Teil oder das Untersymbol, das alle leistungsbezogenen Pins enthält. Ich zeichne nicht unbedingt die direkte Verbindung zwischen den Kappen und Stiften – dh ich binde das Teil an ein globales Machtsymbol 'VDD_3.3' und die Kappen auch an dasselbe Symbol. Im Falle einer exotischen Komponente, die bestimmte Werte erfordert, die mit bestimmten Pins verbunden sind, werde ich das speziell zeichnen und eine Notiz hinzufügen.
Ich glaube, das Obige ist der sauberste und zweckmäßigste Weg, um die Platzierung von Entkopplungskondensatoren auf einem Schaltplan durchzuführen - wenn Sie sozusagen über den Zaun werfen, um mit dem Layouter zu sprechen, ist ein Hinweis zur Platzierung oder ein Link zum Layout-Leitfaden hilfreich .
Simon Richter