Zur Entkopplung verwenden wir einfach einen Kondensator wie 1 uF Bulk und 0,1 uF Keramikkappen an jedem Power-Pin. Aber wie werden diese Werte berechnet? Wie viele Kappen müssen wir parallel verwenden? Kann das jemand mit Beispielen aus einem Datenblatt oder ähnlichem erklären? Es scheint seltsam, aber ich kann es nicht klarstellen.
Grundsätzlich möchten Sie etwas nah genug am Stift, damit bei den Randraten im Spiel der Sprung nicht zu schlimm ist, und dann etwas weiter entferntes mit (möglicherweise) genug ESR, um alles zu dämpfen, um zu verhindern, dass die weitaus höhere ESL der Versorgungsverkabelung Dinge schraubt hoch.
ESL ist das Entscheidende, nicht in erster Linie die Kapazität, und das wird fast vollständig von der Gehäusegeometrie bestimmt.
Im Allgemeinen bedeutet dies eine 0603 oder 0402 in der Nähe des Verpackungsstifts, und der Wert spielt keine so große Rolle, da 100 nF leicht verfügbar und billig sind und jedes Montagehaus eine MONSTER-Rolle davon auf der Zuführung hat, ist das Ihre Sache verwenden, 10n/100n/1u, es spielt meistens keine Rolle.
Die Anzahl der Kappen wird durch den Wunsch getrieben, die Schleifenflächen zu minimieren (Schleifenfläche erhöht die Induktivität), und ehrlich gesagt übertreiben wir es alle meistens (manchmal enorm), weil die Dinge im Grunde nichts kosten und die Zeit verschwendet wird, wenn Sie eine andere brauchen und ziehen Ich habe keinen Platz, um es zu platzieren, es ist NICHT kostenlos.
Für wirklich extreme Boards ist die PDN-Simulation eine Sache, die im Grunde genommen Solver für elektromagnetische Felder verwendet, um die Kappenplatzierung für geringstes Rauschen zu optimieren, aber wenn Sie nicht so etwas wie ein Server-Motherboard machen, ist es so teuer, dass es billiger und einfacher ist, nur ein paar zusätzliche Entkopplungskappen herumzuschießen .
Eine häufige Falle (die Sie sogar auf Datenblättern und App-Notizen sehen!) sind so etwas wie ein paar Werte parallel und nur ein Jahrzehnt auseinander, oft ist die resultierende Resonanzimpedanzspitze höchst unerwünscht.
Würzen Sie einige Sachen mit vernünftigen Parasiten, einschließlich vernünftiger Spurinduktivitäten, ESR und ESL, und Sie werden Wunder entdecken, es ist eine Übung, die die Zeit absolut wert ist.
tl; dr: es geht nicht nur um die cap-werte, sondern auch um deren parasitäre.
Die datengesteuerte technische Antwort lautet: Sie modellieren es, wenn Sie Zugriff auf die sehr teure Power-Integrity-Software haben, die das gesamte physikalische Design und alle seine Parasiten, einschließlich der der Kondensatoren, berücksichtigt. Sie optimieren das Design, um die gewünschte Zielleistungsimpedanz zu erreichen, während Sie alle Schleifenbereiche für die umgangenen Geräte minimieren. Die Software kostet Hunderttausende von Dollar, und sie zu einem genauen Ergebnis zu führen, erfordert viele Monate Arbeit. Für ein komplexes Projekt mit hohem Volumen und aggressivem Zeitplan könnte es sich lohnen.
Für den Rest von uns befolgen Sie einige altehrwürdige Faustregeln, wobei Sie einige Kenntnisse über das Verhalten und Fehlverhalten von Kondensatoren (wie Antiresonanz- und Bias-Effekt) berücksichtigen.
Ein paar dieser "Faustregeln":
Small Caps funktionieren am besten für hohe Frequenzen, da ihre Parasiten kleiner sind . Sie sind am effektivsten, wenn das Platinenlayout die Induktivität auf einem Minimum hält. Deshalb werden sie in der Nähe von Stiften platziert.
0,1 uF hat sich als ein gutes Gleichgewicht zwischen Parasiten und Kapazität für interessierende Frequenzen auf Platinenebene erwiesen. Einige Designer mischen 0,1 uF mit größeren und kleineren Werten, um einen breiteren Frequenzgang zu erzielen, aber dies muss mit Vorsicht erfolgen, um Antiresonanz zu vermeiden. Dies kann mit SPICE oder einer seiner kostenlosen Alternativen (z. B. LTSpice) unter Verwendung von vom Hersteller bereitgestellten Modellen modelliert werden.
Daraus ergibt sich eine weitere „Faustregel“: Verwenden Sie beim Mischen von Werten einen 5- bis 10-fachen Abstand, um Antiresonanzen zu vermeiden. Aus diesem Grund haben sie 0,1 + 1 uF gewählt: Sie sind weit genug voneinander entfernt, dass ihre Resonanzspitzen nicht interagieren (zumindest viel).
Quick-and-dirty können Sie das KEMET K-SIM-Tool verwenden, um kombinierte Kappenwerte und die Wechselwirkung ihrer Resonanzen zu simulieren. Probieren Sie es hier aus: https://ksim3.kemet.com/capacitor-simulation
Das alles gesagt, hier ist ein guter Murata-Leitfaden zu diesem Zeug. https://www.murata.com/~/media/webrenewal/support/library/catalog/products/emc/emifil/c39e.ashx
Wie werden diese Werte berechnet?
Frage : Wie berechnet man die Größe einer Schaufel?
Antwort : Wir nicht; so ziemlich alle Schaufelhersteller haben die gleiche Größe, weil durch jahrelange Erfahrung in der Herstellung, dem Verkauf und der Verwendung von Schaufeln und der Freiheit der Informationsübertragung eine Größe, die einer Kapazität von 100 nF entspricht, ungefähr richtig ist.
Natürlich gibt es Schaufeln mit unterschiedlichen Größen, und einige Leute verwenden 10-nF-Kondensatoren auf jeder IC-Versorgungsschiene, aber der Grund kann nur darin liegen, was sie auf Lager haben, oder es kann von der 10-nF-Schaltung angetrieben werden, die höhere Frequenzen erzeugt (und höherfrequente Versorgungsströme) und daher sind bessere Kondensatoren mit höheren Eigenresonanzfrequenzen eine sinnvolle Wahl. 10 nF hat eine höhere Eigenresonanz als 100 nF, wenn alle anderen Dinge gleich sind.
Wie viele Kappen müssen wir parallel verwenden?
Nun, ich denke, Sie haben das beantwortet, als Sie " 0,1 uF Keramikkappen an jedem Stromanschluss " sagten .
Murata – Anwendungshandbuch für die Rauschunterdrückung und Entkopplung von Netzteilen für digitale ICs
https://www.murata.com/~/media/webrenewal/support/library/catalog/products/emc/emifil/c39e.ashx
Dieses 85-seitige Anwendungshandbuch informiert über Theorie und Praxis der Entkopplung. Die Entkopplungsvorrichtungen zeichnen sich durch eine praktische Maßnahme aus, die als Einfügungsdämpfung bezeichnet wird. Die Einfügungsdämpfung verschiedener Bypass-Kondensatorwerte wird unter festgelegten Testbedingungen gezeigt.
Wenn Sie die spezifische minimale Kapazität und den maximalen ESL und ESR wissen möchten, die Sie benötigen oder erreichen können, müssen Sie die Komponentenanforderungen, das PCB-Layout und die Geometrie der Leiterbahnen berücksichtigen. Und da das Platzieren von Kondensatoren das PCB-Layout und die Leiterbahnen verändert, kann es zu einem rekursiven Problem werden. Mit anderen Worten, hier gibt es keine einfachen Berechnungen mit Stift und Papier. Dies ist Simulationsgebiet.
Allgemeiner gesagt müssen Sie jedoch die Flankengeschwindigkeit des IC, Spannungstoleranzen, Übergangsstromanforderungen und ungefähr die zum IC führende Leiterbahninduktivität kennen.
Sie möchten, dass die Gesamtkapazität hoch genug ist, damit die Spannungstoleranzen bei den niedrigen Frequenzen nicht über die IC-Toleranzen hinausgehen oder abfallen, aber Sie möchten, dass die Induktivität niedrig genug ist, damit die Hochfrequenzströme keine langen Rückwege nehmen müssen Platine, die Rauschen und EMI erzeugt. Dies bedeutet, dass Sie sich die Kondensatorimpedanzkurven ansehen und die geeignete Impedanz bei den Schlüsselfrequenzen des Betriebs anstreben müssen, um sicherzustellen, dass die Induktivität niedrig genug ist. Das korrekte Parallelschalten von Kondensatoren erhöht die Kapazität und reduziert die parasitäre Gesamtinduktivität, was dazu beiträgt, dass die hohe Ladung niederfrequente Ströme und induktivitätsempfindliche hochfrequente Ströme erfordert.
Das Platzieren mehrerer Kondensatoren mit unterschiedlichen Werten kann die Situation verschlimmern, da jeder Kondensator eine Kapazität mit einer parasitären Induktivität ist und wenn sie unterschiedlich sind, können sie miteinander in Resonanz treten, um Rauschspitzen zu erzeugen, was die Situation verschlimmert, wenn Ihre IC-Betriebsfrequenzen auf diese Spitzen fallen.
Tony Stewart EE75
Kyle B
7efkvNEq
Cody Gray