Solenoidschaltung beschädigt MOSFET-Transistor

Ich habe ein System, bei dem mehrere Elektromagnete / Solenoide mit einem High-Side-MOSFET-Schaltkreis geschaltet werden. Das Schaltbild sieht wie folgt aus:MOSFET-Schaltkreis

Wie aus dem Schaltplan ersichtlich, wird der Solenoid mit einer NMOS-PMOS-Transistorpaarkonfiguration geschaltet, und das Steuersignal kommt von einem 74HC595-Schieberegister. Der NMOS-Transistor (Q25) ist der BSS138L, der einen maximalen Drainstrom von 200 mA hat. Der PMOS-Transistor (Q110) ist der DMP2305U, der einen maximalen kontinuierlichen Drain-Strom von 4,2 A hat. Alle Transistoren sind im SOT-23-Gehäuse. Der Elektromagnet hat einen Widerstand von 75 Ohm und zieht beim Einschalten ca. 150-250 mA Strom. Die Rücklaufdiode (D25) ist die 1N4007. Die Kabel vom Schaltkreis zum eigentlichen Anschluss des Solenoids variieren in der Länge zwischen 2 und 10 Metern. An den Solenoiden sind keine zusätzlichen Freilaufdioden vorhanden, noch ist es praktisch möglich, zum Solenoid zu gelangen, um dort solche Dioden hinzuzufügen (aufgrund des Designs des aktuellen Systems). Deshalb,

Was gelegentlich passiert, ist Folgendes: Nachdem der Magnet zum Ausschalten befohlen wurde, bleibt er gelegentlich in der Ein-Position "hängen", obwohl der Ausgang des 74HC595 ausgeschaltet ("low") ist. Die LED im Diagramm zeigt an, wie der Schaltzustand der Schaltung zu einem bestimmten Zeitpunkt ist. In diesem Fall bleibt auch diese LED an, was anzeigt, dass (zumindest) der PMOS-Transistor noch leitet. Wenn dem Solenoid befohlen wird, sich wieder einzuschalten, brennt der NMOS-Transistor durch (mit einem ziemlich spektakulären Leuchten) und der 74HC595 wird gebraten. Der PMOS-Transistor scheint noch in Ordnung zu sein, obwohl ich mich nicht darauf verlassen würde.

Ich wurde darauf hingewiesen, dass die Flyback-Diode den induktiven Rückschlag, der durch das Abschalten des Elektromagneten verursacht wird, wahrscheinlich zu langsam abführt. Diese kann durchaus durch eine Schottky-Diode zum schnelleren Abbau des induktiven Rückschlags ersetzt werden.

Die Tatsache, dass der NMOS-Transistor und der 74HC595 beschädigt werden, deutet darauf hin, dass wahrscheinlich 12-15 VDC (von VCC) am Ausgang des 74HC595 (und damit am Gate des NMOS-Transistors) ankommen, was mit der 5 VDC-Stromversorgung in Konflikt steht Versorgung des 74HC595 und beschädigt schließlich den IC. Meine Vermutung ist, dass möglicherweise die Flyback-Diode den induktiven Rückschlag nicht schnell genug ableiten kann und dass am Source-Anschluss eine ausreichend große Spannungsdifferenz auftritt, die die interne Diode des PMOS-Transistors sowie den Transistor selbst im Wesentlichen beschädigt schließt den Gate-Anschluss mit Drain/Source kurz. Nun, da dies geschehen ist, gibt es einen Pfad mit sehr niedrigem Widerstand von VCC zum Drain-Anschluss des NMOS-Transistors über das Gate des PMOS-Transistors. Zusätzlich, es gibt dann auch einen konstant niederohmigen Pfad zwischen VCC und dem Solenoid, da der Transistor in diesem Stadium ständig leitet. Wenn der NMOS-Transistor eingeschaltet wird, schließt er im Wesentlichen VCC mit GND (über den NMOS-Transistor) kurz und beschädigt den NMOS-Transistor, wodurch ein ähnlicher Gate-Drain/Source-Kurzschlusspfad verursacht wird, der am 74HC595 endet.

Um zu verhindern, dass aufgrund des induktiven Rückschlags Strom in den PMOS-Transistor fließt, dachte ich daran, eine Diode in Reihe mit ihrem Source-Anschluss (D86 im folgenden Schema) zu schalten. Darüber hinaus könnte ein niederohmiger Widerstand (R92 im folgenden Schema) in Reihe mit der Flyback-Diode (Schottky) auch dazu beitragen, den induktiven Rückschlag schneller abzuleiten. Damit kommen wir zu folgendem Schema:Schaltkreis aktualisiert

Ist meine Analyse sinnvoll/erscheint sie plausibel? Klingt nach einer guten Lösung für das Problem?

Für das, was es wert ist, bezieht sich diese Frage auf eine andere frühere Frage, die ich gepostet habe, konzentriert sich jedoch auf ein separates Problem. Das Problem in meinem anderen Beitrag und dieses Problem hängen höchstwahrscheinlich in gewisser Weise zusammen, aber ich möchte mich auf jedes Problem separat konzentrieren. Vielen Dank an diejenigen, die bereits zu dem anderen Beitrag beigetragen haben.

Ihre Hilfe wäre diesbezüglich sehr willkommen. Vielen Dank im Voraus.

=============================================== =====

AKTUALISIEREN:

Unter Berücksichtigung aller gegebenen Kommentare und Ratschläge habe ich den Schaltkreis aktualisiert, um Folgendes aufzunehmen:

  • Schottky-Flyback-Diode (D1) ( SS110 im SMA-Gehäuse) anstelle des 1N4007
  • Widerstände am NMOS-Gate (R93) sowie zwischen NMOS-Drain und PMOS-Gate/Gate-Pull-up-Widerstandsknoten (R92)
  • Überbrückungskondensator zwischen VCC und GND in der Nähe des PMOS-Transistors (C1)
  • Ein geeignet spezifizierter PMOS-Transistor (Q86) mit Vgs,max = ±20 V (der DMG2307L , der zuvor verwendete PMOS-Transistor ist der DMP2305U mit Vgs,max = ±8 V).

Dies führt zu folgender Schaltung:Schaltkreis aktualisiert

Jetzt stellen sich ein paar Fragen:

  1. Der neu gewählte PMOS-Transistor (DMG2307L) hat eine höhere Gate-Schwellenspannung (3 V) als der ältere (0,9 V). In der ursprünglichen Schaltung gab es keinen Spannungsteiler am Gate des PMOS-Transistors, was zu Gate-Spannungen führte, die die maximale Nennleistung des Transistors überstiegen. Jetzt hat der neue Transistor eine höhere Vgs,maxDies ist höher als die Versorgungsspannung der Schaltung, obwohl ich vorsichtshalber noch darauf achten möchte, dass das Gate des PMOS-Transistors niemals eine zu hohe Spannung erfährt. Daher wird der obigen Schaltung der Widerstand R92 hinzugefügt. Was wäre eine geeignete Widerstandswahl, um die Gate-Spannung auf 5 V zu begrenzen (was den Transistor angesichts seiner Schwellenspannung von 3 V vollständig einschalten sollte)? Ist es wirklich notwendig, R92 zu haben, wenn der Transistor die erwarteten Gate-Spannungen verarbeiten kann, als ob R92 nicht da wäre (dh VCC)? UPDATE - Ja, dieser Widerstand wird benötigt. Die anfängliche Platzierung von R92 war falsch. Es wird nun zwischen das Gate von Q1 und den Knoten bewegt, der das Gate von R7/Q86 verbindet.
  2. Ist die Hinzufügung des Kondensators C1 eine kluge Idee? Hilft es bei der Unterdrückung möglicher Spannungsspitzen, die beim Schalten auftreten könnten? Wenn ja, was wäre ein geeigneter Wert? UPDATE - Ja, dieser Kondensator wird benötigt. Werte von 220 uF, 470 uF und 1000 uF werden erprobt/getestet.
  3. Ist die Wahl der Schottky-Diode (D1) für diese Anwendung geeignet, insbesondere im SMA-Gehäuse? UPDATE - Ja, es ist für diese Verwendung geeignet.
Ich hatte eine 1.000-UF-Kappe an den MOSFET-Schaltern vorgeschlagen. Hast du das gemacht?
@analogsystemsrf, was ist die Idee, die große Kappe über das Solenoid zu legen? Nur zur Fehlersuche? Es würde offensichtlich die Ein- / Ausschaltzeiten des Solenoids beeinflussen und das Netzteil belasten.
Lassen Sie mich klarer sein: Wird die 12-15-Volt-VDD stark an den Anoden der Dioden vorbeigeleitet? Wenn die PFETs abschalten, koppelt die scharfe Bewegung nach unten an den Drains durch die Masse zu den Sources und ruckt nach unten auf die Sources; Diese Bewegung, bei der es sich um 12 bis 15 Volt handelt, koppelt durch das C-Gate des PFET in den Drain des NFET und durch das Drain-Gate des NFET in das Schieberegister.
@analogsystemsrf, sorry, es ist überhaupt nicht viel klarer. Aber ich kann es wie folgt decodieren: Legen Sie einen 1000-uF-Kondensator über die Versorgung in der Nähe der FETs. (Sie denken auch, dass beim Einschalten des Ausgangs-FET der Spannungsübergang an der Q110-Quelle (von GND auf 12..15 V) über die Cgs von Q110, dann über die Cdg von Q25 und auf den Schieberegisterausgang gekoppelt wird. Kann nicht sehen, wie das die FETs durchbrennen würde, aber ...)
Was auch immer das größere Problem hier ist, Sie sollten Reihenwiderstände zwischen jedem FET-Gate-Treiber und dem FET-Gate selbst haben. Versuchen Sie es mit 470 R. Sie müssen bedenken, dass das Gate eine kapazitive Last für das darstellt, was es antreibt. Wenn Sie also von niedrig nach hoch fahren, hat Ihr Logikgatter einen Kondensator, der als sofortiger Kurzschluss fungiert. Wenn er niedrig fährt, versucht er, einen geladenen Kondensator kurzzuschließen. Der Widerstand begrenzt den Strom zwischen dem Treiber und dem FET-Gate. Machen Sie dasselbe für beide FETs.
@analogsystemsrf: Ich habe die Hardware noch nicht mit Ihrem Vorschlag aktualisiert. Aus Reise- und Kostengründen muss ich so viel wie möglich vorher erledigt haben, bevor ich es noch einmal auf dem tatsächlichen System testen kann. Ich werde Ihren Vorschlag jedoch dem überprüften Design hinzufügen.
@TonyM: Ich bin mir immer noch etwas unsicher, wie die Kopplung durch die FET-Kapazitäten erfolgt / funktioniert. Soweit ich weiß, gibt es an den Gates der FETs einen sehr hohen Widerstand, der den Stromfluss zu / von den Gates auf einen vernachlässigbar kleinen Strom begrenzen sollte. Darüber hinaus wirkt ein Kondensator als offener Stromkreis für Gleichstrom. Erfolgt die Kopplung durch die Kapazitäten, weil die schnelle Spannungsänderung als kurzzeitiges Wechselstromsignal "gesehen" wird, wodurch die Kapazitäten leiten können? Ich bin etwas verloren, wenn ich verstehe, wie Strom zwischen dem FET-Treiber und dem FET-Gate fließt ...
Das ist eine Frage für @analogsystemsrf, ich habe gerade versucht, seinen Kommentar zu übersetzen, und ich glaube nicht, dass die kapazitive Kopplung das Problem ist. Es stimmt, dass FETs sich so verhalten, als hätten sie Kondensatoren zwischen jedem ihrer drei Anschlüsse, wobei Cgs und Cdg hier am wichtigsten sind. Ich würde die Kapazität beiseite legen und den richtigen FET hineinbekommen: siehe Andyakas Antwort und, was noch wichtiger ist, meine Kommentare. Wie gesagt, Sie benötigen auch Gate-Vorwiderstände - haben Sie sie eingebaut? Beifall.
@TonyM: Nein, ich habe diese Vorwiderstände noch nicht an den FET-Gates angebracht. Es ist nur etwas, was ich nicht gewohnt bin. Aber wenn wir "Kapazität beiseite legen", warum brauchen wir dann noch die Widerstände an den FET-Gates? Sind sie nicht da, um die Kapazitäten zu berücksichtigen? Oder verstehe ich dich falsch?
Vorwiderstände sind ein Muss. Ich habe empfohlen, die kapazitive Kopplung als Quelle für Ihre FET-Ausfälle beiseite zu legen, aber nicht die Ladeeffekte der Gate-Kapazität als Quelle für Schäden am Logikgatter. Entschuldigung, wenn das unklar war, obwohl ich sie separat angegeben habe. Das Reparieren eines Stromkreises bedeutet, jeden einzelnen Fehler zu beseitigen. Ich fürchte, Ihre Schaltung muss neu gestaltet werden. Hast du Bock darauf?
@TonyM Das HCxxx-CMOS hat einen ausreichend hohen ESR und einen niedrigeren Coss als Ciss von MOSFET, sodass kein Rg erforderlich ist
@ TonyM 74HC595 @ 4,5 Vdd .... Vol / Iol = 0,15 V (typ) / 4 mA = 38 Ω oder 0,33 Vmax / 4 mA = 82 Ω
@TonyStewart.EEseit '75 höre ich Sie und ich sehe und kenne die Zahlen :-) Ich würde immer noch einen Serien-Gate-Widerstand verwenden und werde andere immer dazu ermutigen, dies routinemäßig von Logikgattern aller Familien zu tun. Wir entwerfen keine Schaltungen, die funktionieren, wir entwerfen Schaltungen, die niemals nicht funktionieren. Eine ausreichende Entkopplung ist auch eine gute Angewohnheit und keine absolute Anforderung, die genau auf die Bedürfnisse jedes spezifischen Stromkreises berechnet wird. Es gibt noch ein paar andere. Setzen Sie den 0,5-p-Widerstand ein und ändern Sie eine geringe Wahrscheinlichkeit eines langfristigen Ausfalls in eine Null-Chance. Das ist meine wohlüberlegte Meinung dazu und ich schätze deine :-)
OK @TonyM Ich bin von Gate R's begeistert. Die Miller-Cap-Impulsrückkopplung ist bidirektional von Drain zu Gate, und das vorübergehende Rauschen auf diesem Kabel könnte nach allem, was wir wissen, eine Bodenverschiebung sein. Zeit für das OP, einige ernsthafte Diff-Sonden-Scope-Messungen durchzuführen oder eine große CM-Ferrithülse zu besorgen.
@TonyM: Ich bin auf jeden Fall bereit, die Schaltung neu zu gestalten. Wie Sie sagten, wir wollen Schaltungen, die niemals nicht funktionieren :) Das einzige, was ich im Auge behalte, ist, dass alles, was ich an der Schaltung ändere, weitere 79 Mal wiederholt werden muss, da ich 80 dieser Magnete habe das Ich wechsle. Daher möchte ich die Schaltung möglichst effizient aber auch robust umgestalten. Ich werde diese Gate-Widerstände einsetzen und mit der Verwendung der 470 Ohm gemäß Ihrem Vorschlag beginnen.
@TonyStewart.EEsince'75: Ich habe das sehr starke Gefühl, dass in dieser Schaltung eine Bodenverschiebung stattfindet und dass dies die Ursache für mein anderes in meiner Frage erwähntes Problem ist (intermittierender PIC-Reset). Ich denke, das Rauschen auf den langen Kabeln ist eine sehr wahrscheinliche Ursache für diese Erdverschiebung und trägt möglicherweise zu dem beim Schalten auftretenden induktiven Rückschlag bei. Wie bereits erwähnt, wäre es eine Möglichkeit, Flyback-Dioden direkt an den Solenoiden hinzuzufügen, aber dies ist aufgrund ihrer Position praktisch nicht möglich. Also muss ich dieses Geräusch auf andere Weise erklären.
Kommentar geht weiter : Wie ich in meinem Kommentar zu @TonyM erwähnt habe, muss ich alle Änderungen am Design noch 79 Mal wiederholen, also versuche ich, zu "sperrige" / "teure" Änderungen am Design zu vermeiden. Leider habe ich keinen Zugriff auf ein Zielfernrohr und der Zugriff auf das System ist aufgrund der Entfernungen (ca. 250 km) eingeschränkt. Wenn jedoch einige Änderungen unvermeidlich sind, müssen sie durchgeführt werden. Ich versuche nur, so viel wie möglich in die Neugestaltung aufzunehmen, bevor ich wieder auf die Seite gehen muss. Welche anderen Möglichkeiten gibt es neben der Ferrithülse, um das Rauschen auf den langen Kabeln in den Griff zu bekommen?
STP-Kabel mit geringem IR-Abfall, Schleife mit kleiner Fläche zwischen V + 0 V und geschaltetem Ausgang mit Diode in der Nähe der Quelle und sehr niedriger ESR-Kappe über V +, 0 V und stellen sicher, dass der Erdungsstrom für PIC nicht vom Solenoid geteilt wird. dh getrennte Drähte. Überprüfen Sie zunächst, ob es sich um leitungsgebundene Verluste, induzierte Spitzen auf Erdungsschienen oder abgestrahltes Rauschen handelt. Hast du die rot-blauen Pfeile in meinem Schaltplan verstanden? das ist ein Muss.
Viel Glück mit den Korrekturen :-) Nachdem ich alles gelesen habe, würde ich definitiv empfehlen: besserer FET (Vgs (max) +/-20 V); 10-kΩ-Widerstand zwischen dem Drain von Q25 und dem Gate von R31/Q110; 470 R zwischen 74HC595 und Q25-Tor; kein Zener (wird nicht benötigt); Bulk-Kondensatoren über Versorgung in der Nähe von Q110 oder Solenoid-Anschluss.
@TonyM: Danke, es scheint, dass ich es brauchen werde :) Ich stimme allen deinen Empfehlungen zu. Sollte es in Bezug auf die Massenkondensatoren einen solchen Kondensator für den Ausgang jedes Solenoids geben? Welche Spezifikationen sollte ein solcher Kondensator haben?
Kann ich leider nicht sagen - ich kenne (a) Ihr Magnetteil, die Stromversorgung, die vorhandene Entkopplung und die Entfernungen zwischen Leiterplatte und Verkabelung nicht. Sie können es ausprobieren oder berechnen. Ersteres ist: Probieren Sie 220, 470 und 1000 uF aus, kleben Sie ein Oszilloskop über Ihren Solenoidausgang und dann über Ihre Versorgung durch den FET und sehen Sie sich das Schienengeräusch und den Durchhang während der schnellsten Solenoidoperationen an. Für letzteres brauchen wir (a) :-)
@TonyM: Ich zögere ein bisschen, Trial-and-Error zu machen, da ich alle Änderungen, die ich mache, viele Male wiederholen muss, um konsistent zu sein. Also lieber Variante (a) - die Elektromagnete haben einen Widerstand von 75 Ohm und ziehen ca. 190-250 mA Strom, die Stromversorgung liegt bei 14,5 VDC. Die einzigen Entkopplungskappen befinden sich derzeit um die MCU herum, die sich auf einer separaten Leiterplatte befindet, von der die Schaltkreise liegen. Der Schaltkreis (zusammen mit 74HC595) befindet sich auf einer eigenen Platine, mit Flachbandkabeln zwischen diesen Platinen zur Steuerung der 74HC595-ICs. Kabel zu Solenoiden sind zwischen 2-10 m lang.
@TonyM: Ich habe das Design mit einigen der empfohlenen Änderungen aktualisiert und die Frage zusammen mit diesen Änderungen aktualisiert. Einige neue Fragen sind auch im Fragen-Update enthalten. Schauen Sie es sich bitte an.
(1) ja; (2) ja; (3) ja. Ich habe R92 und C1 bereits ausführlich kommentiert, kann nicht noch einmal darauf eingehen, aber Sie haben R92 an der falschen Stelle. Bitte lesen Sie R92 erneut und verschieben Sie es.
@TonyM: Danke für deine Antwort. Mir ist klar, dass ich die Platzierung von R92 falsch interpretiert habe. Ich habe die Schaltung aktualisiert (ich hoffe, sie ist jetzt korrekt). Nur eine kurze Frage dazu - Wenn Q1 ausgeschaltet ist, wäre die Gate-Spannung an Q86 nicht immer noch VCC (R92 wird "schwebend") sein? Wenn Q1 eingeschaltet ist, bildet R92 einen Spannungsteiler am Gate von Q86, der immer noch eine Gate-Spannung verursacht, die höher als die Schwellenspannung von Q86 ist (wenn R92 = 10 k gemäß Ihrem Vorschlag), wodurch Q86 immer noch nicht leitet, wenn es sollte. Was ist der Zweck von R92 in dieser Konfiguration? Oder übersehe ich hier etwas Offensichtliches?
Hi, bitte kannst du mich jetzt im Chat kontaktieren, wenn du kannst :-)

Antworten (2)

Ist meine Analyse sinnvoll/erscheint sie plausibel? Klingt nach einer guten Lösung für das Problem?

Nein, weil es den grundlegenden Designfehler nicht behebt ...

Der DMP2305U P-Kanal-MOSFET hat eine maximale Nennspannung zwischen Gate und Source von +/- 8 Volt: -

Geben Sie hier die Bildbeschreibung ein

Sie scheinen es mit irgendetwas zwischen 12 Volt und 15 Volt zu treffen. Dies wird wahrscheinlich den Gate-Source-Bereich durchbohren und die von Ihnen beschriebenen Anstoßeffekte verursachen.

Wie bei jedem neuen Gerät, das Sie auswählen, lesen Sie immer das Datenblatt für die maximalen Bewertungen.

@wave.jaco, das fehlende Bit in Andyakas richtiger Antwort ist die Lösung: Sie können einen 10-K-Widerstand zwischen dem Drain von Q25 und dem Gate von R31 / Q110 platzieren. Wenn Ihre 12..15-V-Schienenspezifikation korrekt ist, wird die Vgs des Q110 auf -6..-7,5 V begrenzt. Vergessen Sie nicht, einen 470 R-Vorwiderstand zwischen dem 74HC595 und dem Q25-Gate zu platzieren.
@TonyM Ich würde das nicht empfehlen. Ich würde den gesamten Bereich der Versorgungsspannung von 12 V bis 15 V kennen und entweder einen P-Kanal-MOSFET mit angemessener Nennleistung wählen oder einen 2k2- bis 4k7-Widerstand der Reihe hinzufügen, wo Sie vorschlagen UND einen 5,6-Volt-Zener über R31 haben.
Ja, Sie haben Recht, ein FET mit höherer Spezifikation ist eine bessere Idee. Ich habe die Bedingung auf die Schiene gesetzt, um genau zu sein. Persönlich setze ich bei diesen niedrigen Strömen keine Zener ein, der tatsächliche Abfall kann ein oder zwei Volt höher sein, bis Sie sich in den mAs ihres Diagramms befinden. Aber ein FET mit Vds (max) von +/- 20 V, der von einem Potentialteiler angesteuert wird, scheint mir am liebsten zu sein. Wenn Sie Ihre Antwort mit einem Lösungsvorschlag bearbeiten, werde ich positiv abstimmen.
@TonyM Ich bin jetzt mit dieser Frage fertig. Der Typ bat um eine Analyse und ich sagte ihm, er müsse den Konstruktionsfehler beheben. Job erledigt!
@Andyaka: Danke für den Hinweis, das war mir nicht klar. Ich werde sicherlich einen höher spezifizierten PMOS-Transistor wählen. Die 12-15 V Stromversorgung ist genau. Genauer gesagt hat das aktuelle System eine Stromversorgung von etwa 14,5 VDC. Ich habe 12-15 V angegeben, nur um eventuelle Abweichungen bei späteren Installationen abzudecken. Meinen Sie in Bezug auf Ihren Vorschlag für die Zenerdiode, dass sie parallel zu R31 und mit der Kathode zur PMOS-Seite oder zur NMOS-Seite sein sollte? Tut mir leid, wenn es trivial klingt, aber ich möchte zu 100 % sichergehen, dass ich dich richtig verstehe.
Ja parallel zu R31 wie meine Antwort hier: electronic.stackexchange.com/questions/205850/…
@Andyaka: Danke für die Antwort bezüglich der Zenerdiode. Wird es also im Wesentlichen die Gate-Spannung des PMOS-Transistors auf die Zenerspannung begrenzen, dh 5,6 V im Fall Ihres Vorschlags oder eher (12 V - 5,6 V) = 6,4 V? Ich glaube, ich verstehe, dass das Prinzip Ihres Vorschlags darin besteht, die Spannung am Gate des PMOS-Transistors zu begrenzen, wenn der Transistor nicht für die vollen 12 V ausgelegt ist, wie dies derzeit bei meinem unterspezifizierten Transistor der Fall ist.
Wenn wir von Gate-Spannung sprechen, ist dies ein loser Begriff, der strenger gesagt Gate-Source-Spannung bedeutet. Wenn ein Zener ein PMOS-Gerät schützt und die Quelle positiv ist, bedeutet Gate-Spannung von Gate zu positiver Quelle, dh genau dasselbe wie Gate zu 0 Volt bei einem NMOS-Gerät.
@Andyaka: Danke für die Klarstellung. Mir ist klar, dass ich Drain und Source für den PMOS-Transistor aufgrund seiner Ausrichtung in meinem Schaltplan miteinander verwechselt habe. Ich habe mir einige leicht verfügbare Transistoren angesehen, und es scheint, dass der DMG2307L die Arbeit erledigen sollte: maximale Gate-Source-Spannung = ± 20 V, maximale Drain-Source-Spannung = -30 V, maximaler Drain-Strom = -2,5 A. Außerdem diese Parameter, gibt es noch etwas, das ich mir in den PMOS-Transistorspezifikationen ansehen sollte?
Ich denke, Sie haben es abgedeckt. Berechnen Sie einfach die maximale Verlustleistung basierend auf dem möglichen Einschaltwiderstand im schlimmsten Fall, und das sollte es abdecken. Wenn Sie pwm zur Steuerung des Solenoids verwendet haben, sollten Schaltverluste berücksichtigt werden, aber ich glaube nicht, dass Sie pwm verwenden.
@Andyaka: Ich bin derzeit damit beschäftigt, die Änderungen an der Strecke vorzunehmen. Was mir jetzt in den Sinn kam, war die LED, die ich in der Schaltung habe. Was in meinem Schema nicht gezeigt wird, ist, dass die LED-Verbindung mit einem 10k-Widerstand gegen Masse abgeschlossen ist (es ist eine sehr helle SMD-LED). Sein einziger Zweck besteht darin, den Zustand des Schaltkreises anzuzeigen. Glauben Sie, dass seine derzeitige Platzierung zu den Auswirkungen beitragen könnte, die wir zu verhindern versuchen?
Es gibt nur ein Problem und das ist die Nennspannung von 8 Volt.
@Andyaka: Ich habe das Design mit einigen der empfohlenen Änderungen aktualisiert und die Frage zusammen mit diesen Änderungen aktualisiert. Einige neue Fragen sind auch im Fragen-Update enthalten. Schauen Sie es sich bitte an.
@wave.jaco Entschuldigung, aber diese Frage entwickelt sich zu sehr. Sie haben meine ursprüngliche Antwort und das war Ihr Problem. Ich habe nichts mehr hinzuzufügen. In Zukunft sollten Sie versuchen sicherzustellen, dass die Fragenentwicklung etwas eingeschränkter ist als das, was Sie derzeit haben.
@ Andyaka: Kein Problem. Sie haben auf einen kritischen Fehler im Design hingewiesen; eine, die ich mir zuerst hätte anschauen sollen. Ich habe mit dieser Übung sicherlich viel gelernt. Vielen Dank für Ihre Hilfe bei der Frage.
Nichts hindert Sie daran, eine brandneue Frage zum neuen Transistor und seiner Eignung zum Ansteuern der Last zu stellen (haben Sie die Last ausreichend angegeben, ich kann mich nicht erinnern?) Und zu viel Wärmeableitung zu vermeiden. Ich persönlich hatte kein Problem mit der Originaldiode. Es ist langsam bei der Rückwärtswiederherstellung, aber das bedeutet nicht, dass es für diese Anwendung überhaupt ungeeignet ist. Sie werden während des Schaltens keine signifikanten Spannungsspitzen sehen, aber es ist immer eine gute Idee, für alle Fälle einen Entkoppler hinzuzufügen.

EMPFEHLUNGEN

  • Verwerfen Sie das vorhandene Design und verwenden Sie robustere Allegro A2982 8-Kanal-500-mA-nicht-invertierende BJT-Treiber und erlauben Sie einen Abfall von 1,7 V für die Wahl von V+
  • Nehmen Sie eine Entkopplungskappe mit niedrigem ESR an Bord.
  • Verwenden Sie eine CM-Drossel an allen IO-Kabeln oder eine SMT-CM-Drossel an Bord (kostengünstig)
  • Verwenden Sie TP- oder STP-Kabel für alle E/A.
  • Isolieren Sie die Out-Kabel von allen Sensorkabeln.Geben Sie hier die Bildbeschreibung ein

vorherige Antwort und Kommentare

{zusätzlich zu @Andy_akas guter Antwort}

Ich habe 4 Designvorschläge;

  • a) ungeeignete Klemmdioden b) Vds- und Vgs-Verletzung durch negative Spitze, c) Vereinfachung, d) Impulsschleifenstromrauschen.

    • Legen Sie im Allgemeinen die Leistungsdiode über den Ausgang für den High-Side-Treiber in umgekehrter Polarität an Masse, damit die negative Spitze die Spannung mit der Diode klemmt, wenn sie ausgeschaltet ist. Er muss den gleichen Strom wie der Schalter handhaben, aber eine kürzere Dauer, die durch L/DCR bestimmt wird

. - Sie benötigen keine Reihendiode, nur einen umgekehrten Shunt, D25, um den Ausgang zu erden.

  • Sie wollen auch kein R92 , es erzeugt nur eine -ve-Spitze

    • Andernfalls überschreiten Sie Vds absolut MAX von -20 V an Q110 mit einer GROSSEN negativen Spitze, die das Solenoid schneller ausschaltet. . (in Andys Datenblatt)

  • Wenn Sie nur einen einfachen Low-Side-Nch-Leistungstreiber mit RdsOn ~ 1 Ohm verwenden, würde es funktionieren.

schematisch

Simulieren Sie diese Schaltung – Mit CircuitLab erstellter Schaltplan

Ich habe das Schema hier nur zu Zwecken gestreckt, um einen Punkt (so weit wie möglich) zu veranschaulichen, dass dv / dt und dI / dt E- und H-Feld-EMI aus Antenneneffekten erzeugen.

  • Die 74HCxxx-Logik bei 5 V entspricht ungefähr einer Spannungsquelle mit einem 100-Ohm-Gate-Widerstand.
Kannst du diese Spannungsquelle richtig umdrehen? Macht mich verrückt. Vielen Dank im Voraus!
Sicher, Entschuldigung, es war beabsichtigt, eine Stromquelle außerhalb von Bord zu simulieren, aber die Drähte liegen nahe beieinander. (Ich habe eine unlogische Darstellung verwendet, um zu versuchen, ein physisch verdrilltes Paar zu veranschaulichen, das hier nicht möglich ist;) Studenten haben oft induktive Pigtails und keine Entkopplungskappen mit einer Big Loop-Antenne und fragen sich, warum sie Störungen haben.
Danke. Ich habe den Distanzteil. Aber ohne alles im Detail zu lesen, ist es nicht nur der induktive Rückschlag von der Relaisspule selbst, der den MOSFET des OP tötet?
Andy erzählte ihm von 1-Stufen-Überspannung am 2. Tor. Ich habe einen Kickback-Teil bei -Vds-Überspannung hinzugefügt und kann ihn dann auf 1 NchFet vereinfachen und auf transiente Schleifen für EMI achten
@wave.jaco verstehst du das?
@TonyStewart.EEsince'75: Danke Tony. Ich sehe aus Ihrer Schaltung, dass Sie das Design geändert haben, indem Sie 12 V auf den Elektromagneten (wo er immer geerdet war) schalten, um Masse auf den Elektromagneten zu schalten (wo er immer mit 12 V verbunden ist). Ich verstehe, dass dies eine viel einfachere Art des Schaltens ist, aber aufgrund der Art und Weise, wie die Elektromagnete angeschlossen sind, kann ich ihre gemeinsame Polarität nicht von gemeinsam negativ zu gemeinsam positiv ändern. Es ist eigentlich eine Designspezifikation, dass die Elektromagnete gemeinsam negativ bleiben müssen. Das ist der ganze Grund, warum ich den High-Side-NMOS-PMOS-Schaltkreis verwende.
Jetzt sagen Sie es uns (lol) ok Sie stellen milliardenfach High-Side-Schalter für Autos mit besseren Funktionen und kostengünstigen FYI mit Logikeingängen her (erfinden Sie das Rad nicht neu)
@ TonyStewart.EEsince'75: Ich entschuldige mich dafür, dass ich es erst jetzt explizit erwähnt habe :) Ich wusste nicht, dass Sie diese High-Side-Schalter bekommen, von denen Sie sprechen. Die werde ich mir mal anschauen.
@TonyStewart.EEsince'75: Ich habe das Design mit einigen der empfohlenen Änderungen aktualisiert und die Frage zusammen mit diesen Änderungen aktualisiert. Einige neue Fragen sind auch im Fragen-Update enthalten. Schauen Sie es sich bitte an.
@wave.jaco es scheint, dass Sie meine Antwort nicht verstehen, denn wenn Sie dies täten, hätten Sie niemals eine gegenseitige Kopplung und eine fehlende Entkopplung auf der Treiberplatine. Aus diesem Grund haben Sie Ihr CMOS durchgebrannt. Ich würde Ihr Treiberdesign zugunsten richtig hoher Treiber mit richtiger Entkopplung und richtiger CM-Rauschunterdrückung und differentiellem Übersprechen zum Signal an den Treiber verwerfen. Entschuldigung, aber Sie haben zu viele Fehler
Sie würden auch nicht daran denken, die Shunt-Diode der Serie R hinzuzufügen, und das Hinzufügen von C reduziert die Anstiegsgeschwindigkeit, jedoch mit Resonanz.
@TonyStewart.EEsince'75: Ich bin sicher, dass ich Ihre Antwort verstanden habe, und ich bin mir bewusst, dass Sie von dem Vorwiderstand an der Flyback-Diode abgeraten haben. Ich habe gerade nochmal allgemein danach gefragt, nachdem ich Änderungen am Design vorgenommen habe. Es ist jedoch klar, dass dies eine schlechte Idee ist, also werde ich das ebenso wie den Kondensator weglassen (ich habe diesen Teil des Fragen-Updates entfernt).
Vielen Dank für den Vorschlag des A2982-Treiber-IC. Es scheint sicherlich ein idealer Ersatz für den Schaltkreis zu sein und sicherlich viel weniger Probleme bei der Verwendung / Gestaltung zu haben. Vielleicht sollte ich lieber darüber nachdenken, es stattdessen zu verwenden. Ich muss jedoch sagen, dass es zufriedenstellend wäre, den Schaltkreis richtig hinzubekommen und richtig zu arbeiten. Ich weiß, dass es viel mühsamer ist, als nur einen Treiber-IC zu verwenden, aber ich möchte vollständig verstehen, was ich falsch gemacht habe, und es richtig machen. So leicht gebe ich nicht auf :) Außerdem war meine anfängliche PMOS-Transistorwahl von Anfang an ein fataler Fehler im Design.
Sie müssen die HF-Kopplungsunterschiede zwischen Ihrem und meinem Design verstehen, um zu sehen, warum es immer noch fehlschlägt, was durch den Fluss von Pfeilen für jede Schrittimpulsflanke von den versteckten Parasiten vorgeschlagen wird, die nicht im Schema gezeigt werden
Solenoidschaltung beschädigt MOSFET-Transistor
AntwortenHierDatenschutz-Bestimmungen1y, 0v