Aus den Ergebnissen des Leistungsanalysators geht hervor, dass die Xilinx-FPGAs unabhängig von Ihrem Design immer einen hohen statischen Stromverbrauch haben, obwohl dies variieren kann, wenn Ihr Design eine unterschiedliche Anzahl von Ressourcen verwendet.
Welche Komponenten verbrauchen die vom Leistungsanalysator gemeldete statische Leistung auf dem Xilinx-FPGA?
Meine Vermutung ist: Verbindung (Drähte und Schalter) + Slice verwendet + IOB verwendet + Speicher verwendet + ASIC-Komponente verwendet (Multiplikator, Addierer usw.)
Erstens hängt es von der Familie ab. Ältere haben weniger Leckage.
Interconnect hat viele Transistoren, also ist es wahrscheinlich hoch.
Die verwendeten Slices sind hoch (für die Logik) und niedrig (die Konfigurationslogik ist auf Leistung optimiert, da sie keine Geschwindigkeit benötigt).
IOB ist niedrig.
Speicher und ASIC-Komponenten kann ich nicht kommentieren.
Alle Transistoren im FPGA, die mit Strom versorgt werden, verbrauchen statische Energie aufgrund von Leckagen durch den Transistor. Drähte verbrauchen keine statische Energie.
Wenn Sie ein kleines Design haben, denke ich, dass bestimmte Blöcke stromgesteuert sind, was die statische Leistung reduziert, aber für alles, was verwendet wird, verbraucht es statische Leistung, die linear mit der Menge des verwendeten „Zeugs“ ansteigt, meistens unabhängig davon, was es wird verwendet für.
Martin Thomson