Stromversorgung für FPGA

Ich habe ein Spartan 6 FPGA (XC6SLX9-2TQG144) und entwerfe ein Netzteil dafür.

Nehmen wir an, ich werde seine gesamte Logik nutzen (sehr wahrscheinlich) und ich möchte es so schnell wie möglich takten (um 350 MHz).

Wie kann ich die Leistung (Anzahl Ampere) abschätzen, die mein Netzteil liefern muss? Nicht genau, aber nur eine Größenordnung. 1,2 V für Kern und wie viele Ampere? 3 A? 5A?

Nebenfrage: Ist für diesen Spartan eine Sequenzierung der Netzteile erforderlich?

Zunächst einmal gibt es keine Möglichkeit, es sei denn, Sie haben vielleicht ein sehr spezifisches Design erstellt, das nichts Nützliches getan hat, sondern nur ein Versuch war, den Teil zu maximieren, bei dem Sie eine maximale Geschwindigkeit von 100% erreichen. Zweitens sollten Sie sich ihr Leistungsschätzungstool besorgen und das Datenblatt zur Leistungssequenzierung lesen. Ich wäre überrascht, wenn eine Sequenzierung nicht erforderlich ist.
Wenn es um die Macht geht, lesen Sie bitte meinen Kommentar unten als Antwort auf die Antwort von Jotorious. Und ich frage nach der Sequenzierung, weil ich kürzlich ein Projekt gesehen habe, das funktionierte und wirklich gut aussah, aber keine Sequenzierung hatte.
Viel Glück ... Sie brauchen eine gute Quelle und viele Kondensatoren. Die meisten FPGA-Familien haben ein ganzes Datenblatt oder eine App-Notiz, um den Leistungsbedarf und den Entkopplungsbedarf abzuschätzen.

Antworten (3)

Wenn Ihr Design keine große kommerzielle Sache ist, wäre ich versucht, vorzuschlagen, das Rad nicht neu zu erfinden und ein bewährtes Design zu verwenden - insbesondere, wenn Sie sich noch nicht sicher sind, wie das Gesamtdesign aussehen wird

Das Papilio Pro Board verwendet das gleiche Spartan 6 FPGA und sein Schema ist Open Source:

Stromversorgung

(Bild von hier )

In der Vergangenheit habe ich das Netzteildesign für ein Projekt an der Universität erfolgreich repliziert - und das beinhaltete HDMI, also war es ziemlich hochfrequent.

Was ich Ihnen jetzt sagen kann, ist, dass Sie nicht alle FPGA-Ressourcen verwenden werden, es ist fast unmöglich, dies in einem realistischen Design zu tun, hauptsächlich weil es mehr Logikressourcen als Routing-Ressourcen gibt. Darüber hinaus stellen Sie schnell fest, dass Ihr Design aufgrund der Konkurrenz bei den Routing-Ressourcen nicht so schnell ausgeführt werden kann, wenn Sie anfangen, Nutzungsniveaus von mehr als 80 % zu erreichen - die Dinge werden weiter entfernt, sodass der fmax sinkt.

Sie werden es auch unglaublich schwer haben, ein Design mit 350 MHz zum Laufen zu bringen, wenn der globale Taktbaum nur höchstens 375 MHz erreichen kann. Die Logik muss unglaublich gut gepipelined sein, kombinatorische Pfade müssen auf das absolute Minimum beschränkt werden (z. B. wahrscheinlich keine Logikfunktionen > 5 Eingaben). Sie müssen es auch so gestalten, dass Bereiche der Logik gut zusammenklumpen. Wahrscheinlich müssen Sie sogar physisch angeben, wohin das Chip-Zeug gehört. Für ein wirklich komplexes Design verwende ich ein FPGA mit einer maximalen Taktfrequenz von 780 MHz, aber aufgrund der Größe des Designs und der logischen Komplexität kann es kaum die 250 MHz erreichen, die ich benötige (271 MHz fmax aus der Timing-Analyse).

OK danke. Ich werde wahrscheinlich 3A für I/O mit ST1S10 machen. Und 5A für den Kern. Aber ich weiß nicht, welche IC verwenden. Alles, was ich finden kann, hat max. Eingang von 5 V und ich habe ~ 8 V (vom 6-VAC-Transformator ...). Wissen Sie, welcher IC einen größeren Eingang und 5A haben wird? Übrigens. Danke für den Teil mit MHz usw. Ich bin Anfänger in FPGA, also werde ich es wahrscheinlich nicht schaffen, es mit maximaler Geschwindigkeit laufen zu lassen und viele Ressourcen zu verbrauchen. Tatsächlich wusste ich nicht, dass es so funktioniert. Ich denke also, dass 5A ausreichen werden. Glaubst du, dass VAUX eine separate, rauscharme Versorgungsschiene haben muss oder sich diese mit 3,3VI/O teilen kann?

Sie sollten das Leistungsschätzungstool von Xiinx herunterladen und verwenden. Damit spezifizieren Sie die verschiedenen IOs, verwendete Logik, Taktraten usw. und spucken eine Schätzung aus.

Es ist hier:

http://www.xilinx.com/products/technology/power/xpe.html

Ja, ich weiß, dass es normal ist, zuerst das Design zu erstellen und dann die Leistungsschätzung vorzunehmen. Aber aus wenigen Gründen (die hier irrelevant sind) muss ich zuerst das Netzteil machen. Ich frage also anders: Was ist die größte Anzahl von Verstärkern, die Sie in Ihrer Erfahrung mit FPGAs ähnlicher Klasse wie Spartan6 gesehen haben? Oder wie könnte es Ihrer Meinung nach sein. Auch nur grob. Im schlimmsten Fall mache ich ein besseres Netzteil als ich brauche ...
@user3144058, der beste Weg, dies zu beantworten, ist, das Tool herunterzuladen und Schätzungen von 1,5x oder 2x der Ressourcen einzugeben, die Ihrer Meinung nach Ihr Design verwenden wird.
Was ist die größte Anzahl von Verstärkern, die ich gesehen habe? Es hört sich so an, als wollten Sie keinen Kostenvoranschlag erstellen, sondern möchten, dass Ihnen jemand einen Kostenvoranschlag mitteilt.

Sie sollten sich unbedingt Sorgen um Power Sequencing machen ... zumindest bis Sie die Dokumentation gelesen haben und es Ihnen sagt, dass Sequencing nicht erforderlich ist. In früheren Generationen war die Sequenzierung eher ein Problem, aber laut Xilinx DS162 "haben Spartan-6-Geräte keine erforderliche Einschaltsequenz". Sorgen Sie sich um Rampenraten (DS162 Tabelle 6) und Sequenzierung in Bezug auf andere startkritische Komponenten in Ihrem Design. Wenn beispielsweise Ihr FPGA mit der Konfiguration beginnt, bevor die Spannungsschiene auf dem Konfigurations-Flash hochkommt, wird niemand glücklich sein.

Sie können andere Designs kopieren, aber letztendlich gibt es keinen Ersatz dafür, so viel Dokumentation wie möglich zu lesen und zu verstehen.

Stromversorgung für FPGA
AntwortenHierDatenschutz-Bestimmungen1y, 0v