Ich suche nach einem (vorzugsweise Open Source) Tool, um solche Logikschaltungen zu visualisieren
mit folgenden Einschränkungen:
Während dies einfach genug erscheint, habe ich durch umfangreiche Recherchen nichts Befriedigendes gefunden. Die Werkzeuge, die am nächsten kamen, waren:
tikz
Paket von Latex (das Ausführen von Latex ist in meinem Kontext vollkommen in Ordnung, aber aus irgendeinem Grund brach die Kombination von Java und tikz zusammen, siehe hier: https://stackoverflow.com/questions/33298548/pdflatex-run-crashes-when- Executed-from-Java-on-Windows ; auch, soweit ich weiß, kann tikz nicht automatisch routen).blockdiag
Programm ( http://blockdiag.com/en/index.html ), das jedoch, wenn ich richtig liege, nicht für Windows verfügbar ist (und keine vordefinierten Logikgatter hat).Ich habe mir natürlich graphviz angesehen, aber das Problem dabei ist, dass man graphviz nicht sagen kann, wo genau die Kanten an die Knoten andocken sollen - was unerlässlich ist, wenn man Ein- und Ausgänge spezifizieren will.
Es gibt auch diese Frage auf SE: https://stackoverflow.com/questions/6422603/circuit-block-diagram-drawing . Aber ohne ins Detail zu gehen, alle Vorschläge dort haben für mich aufgrund der oben genannten Einschränkungen nicht funktioniert.
Ich hätte erwartet, dass dies ein Problem ist, das schon oft gelöst wurde ... (Und vielleicht habe ich nur schlecht gegoogelt.)
Ich würde vorschlagen, einen Blick auf SchemDraw zu werfen , ein Python -Paket, das:
Sie können die Diagramme entweder direkt aus Python erstellen oder Ihr eigenes Format zum Speichern der Informationen definieren und diese darin analysieren.
Es gibt ein neues Projekt namens netlistsvg , das vielleicht ins Schwarze trifft; Es befindet sich noch in den Anfängen, ist aber auf Logikdiagramme und insbesondere auf die Verilog-Synthese ausgerichtet.
Daniel Renshaw
lukas.coenig