Treiben eines MOSFET mit negativer Sperr-Gate-Spannung

Die Verwendung einer negativen Spannung erhöht die Einschaltverzögerungszeit, nicht die tatsächliche Einschaltanstiegszeit. Dies verringert die Ausschaltverzögerungszeit, da eine höhere Spannungsdifferenz vorhanden ist, um die Gate-Spannung unter den Schwellenwert zu ziehen.

Betrachten Sie einen 2n7002: Cgs = 4,5e-11 F und Behandlung als klassische Kapazität mit einem 100R-Gate-Widerstand:

Die Zeit zum Erreichen der Gate-Schwelle für das Einschalten ist länger, ABER sie ist schneller für das Ausschalten.

Die Vorteile sind eine erhöhte Widerstandsfähigkeit gegenüber parasitärem Einschalten aufgrund des Miller-Kondensators während Schalttransienten. Stellen Sie sich das so vor, beim Schalten eines FET geht es darum, Ladung auf die Gate-Source und aus zu bewegen. Dies könnte nun aufgrund Ihres Gate-Antriebs auftreten, aber auch aufgrund von Parasiten.

Wenn Sie Q = CV & the berücksichtigen$\Delta V$2,5 V für einen 0:15-V-Antrieb und 17,5 V für einen -15:15-V-Antrieb beträgt, ist ersichtlich, dass der bipolare Treiber widerstandsfähiger gegen Ladungsinjektion ist, sei es aufgrund eines schlechten Gate-Antriebsdesigns (niedriger Antrieb, hohe Impedanz). , schlechtes Layout oder Hochleistungs-/Hochgeschwindigkeitsanwendungen.

Betrachten Sie das Kleinsignalkapazitätsmodell eines FET und einen 0-V-Off-Gatedrive mit einem 1-kR-Gate-Widerstand.

Ein sehr hoher Gate-Widerstand und eine sehr scharfe Versorgungsstörung, um den Punkt zu verdeutlichen

Bei einer Gate-Ansteuerung von 0:15 V wird genügend Ladung eingekoppelt, um die Gate-Source-Spannung eines oder beider FETs möglicherweise auf ihre Schwellenspannung zu bringen

Bei einer Ansteuerung von -15:15 V tritt die Kopplung immer noch auf, ABER jetzt steigt die Gate-Spannung nicht genug an, um möglicherweise mit der Leitung zu beginnen.