Ich schließe ein System an, dieses Systemausgangssignal mit einem digitalen Impuls von 200 ns und einer Wiederholungszeit von jeweils 3 ms. Die ideale Signalspannung wäre 0 V bis 3,3 V, aber das vom System kommende Signal hat einen hohen Über- und Unterschwingwert (Wert bis zu +5 bis -2 V). und ich möchte dieses Signal mit dem FPGA der Xilinx 7-Serie (Artix) mit einer Bankspannung von 3,3 V verbinden. Attach ist die Signalform, die ich vom System bekomme.
Ich brauche eine Schaltung, die 200-ns-Impulse problemlos verarbeiten kann.
Sie können dies wahrscheinlich bereinigen, indem Sie einen Vorwiderstand am FPGA-Ende verwenden. Dies wird die Anstiegs- und Abfallzeiten etwas verlangsamen, sollte aber das Überschwingen und Klingeln eliminieren. Wahrscheinlich müssen Sie den Wert experimentell ermitteln, 50-100 Ohm sind ein guter Ausgangspunkt.
Dies sieht aus wie eine typische Impedanzfehlanpassung zwischen der Treiberseite und der Übertragungsleitung. Vom Zeitpunkt der Reflexion/Klingeln scheint die Kabellänge etwa 60 Zoll zu betragen. Bei einer Flankenrate von 10 ns sind die Übertragungsleitungseffekte vorhanden.
Um das Problem zu lösen und das Klingeln zu reduzieren/beseitigen, benötigen Sie zwei Dinge:
(a) Verwenden Sie ein Kabel mit niedrigem Wellenwiderstand. Verwenden Sie entweder ein dünnes Koaxialkabel oder ein Flachbandkabel mit geerdeten benachbarten Drähten;
(b) Passen Sie die Impedanz der Quelle an die charakteristische Impedanz der Leitung an. Dies kann erreicht werden, indem ein Widerstand in Reihe mit der Leitung am Treiberende geschaltet wird . Wenn das Kabel als 80–100 Ohm (Flachkabel) endet und der typische Treiberausgang etwa 25–30 Ohm beträgt, benötigen Sie einen 50–60 Ohm-Widerstand, um das Klingeln zu unterdrücken. Ich wiederhole: AM FAHRERENDE.
crj11
Andi aka
farhan babar
Ale..chenski
farhan babar
crj11
farhan babar
crj11
Benutzer76844