Umwandlung eines NMOS mit Substratanschluss in einen PMOS

Einige NMOSs sind mit einem Substrat-/Bulk-/Body-Anschluss ausgestattet, so dass die "Quellenspannung" in der Literatur dann als Substratspannung bezeichnet wird. Angenommen, wir schließen das Gate mit dem Drain kurz und lassen das Substrat den Eingang übernehmen. Wir würden dies dann in derselben NMOS-V_DS-Vorspannung verwenden. Die höhere Spannung geht zum Drain und die niedrigere Spannung zur Source.

Nun, was ist jetzt der Unterschied? Da N-Kanal-MOSFETs ein positives Gate-zu-Substrat-Differential relativ zum Spannungsschwellenwert benötigen, um aktiv zu werden, wird in dieser Konfiguration der NMOS aktiviert, wenn wir den Substratanschluss relativ zum Schwellenwert ziehen. Lassen Sie es innerhalb der Schwelle oder negativ (über dem Gate), es wird nicht aktiv. Effektiv PMOS, aber physikalisch gesehen bewegen sich die Ladungsträger von der Seite mit niedrigerer Spannung (Source) statt von der höheren (Drain).

Gibt es hier ein großes Loch in meiner Logik? Gibt es praktische Überlegungen, die nicht erwähnt wurden?

Ich frage letzteres, da ich nicht einmal sicher bin, ob das Fahren von der Substratseite eine anständige und ähnliche Transkonduktanz ergibt. Es wird normalerweise nur als breite Ebene auf der Rückseite hergestellt.

Wäre es zu diesem Thema nicht besser gewesen, wenn wir das Substrat auch so optimiert hätten, dass wir dort ein Terminal anbringen können und ein symmetrisches Ergebnis wie beim Fahren von Gate erwarten? Dann hätten wir einen monolithischen/diskreten Halbleiter mit 2 Anschlüssen.

Eine Sache ist, dass das Substrat der negativste Anschluss in einem NMOS sein muss. Andernfalls werden die parasitären Dioden in Vorwärtsrichtung vorgespannt (schlecht).
Bei NMOS ist dies meiner Meinung nach der Fall, wenn das Substrat mit der Quelle verbunden ist. Somit sind das P-Typ-Substrat und die N-Typ-Source verbunden und erzeugen keinen Effekt, aber das P-Typ-Substrat bildet keine Diode mit dem Drain, das vom N-Typ ist. Das Bilden einer Diode wird mit meiner Konfiguration nicht passieren, da das Gate isoliert ist.
Die Dioden existieren, egal was, und das Binden des Substrats an die Quelle beseitigt das Problem tatsächlich (auf der Quellenseite). Das isolierte Gate hat nichts mit der Diode zu tun. Die Dioden sind immer vorhanden, da Drain und Source das P-Substrat berühren. Ich habe die Situation in meiner Antwort erläutert.
Oh, ich habe vergessen zu erwähnen, dass das Substrat, das jetzt Eingang erhält, mit einem Kondensator entkoppelt werden sollte. Da hast du zumindest recht.
Kein Strom, der groß genug ist, Sie brennen das Gerät nicht ab.
Wenn die Quelle an den Körper gebunden ist, wird es im Wesentlichen zu einem en.wikipedia.org/wiki/Common_gate Aber nicht ganz zu einem PMOS.
"W/ die Quelle an den Körper gebunden", für "Quelle", meinst du "Abfluss", richtig? Wenn Sie das meinen, dann hat ein Common Gate kein anderes Terminal namens "Substrat", richtig?
Jeder FET hat den vierten Anschluss. Aber meistens wird es während der Herstellung absichtlich an die Quelle gebunden. Dies wird in den normalen FET-Symbolen dargestellt, die die Quelle und den kurzgeschlossenen Körper zeigen. Wenn Sie ein IC-Design erstellen, haben die Symbole 4 Anschlüsse.

Antworten (1)

Erstens gibt es Dioden b/w Source und Drain, die zum Substrat führen. In einem NMOS sind sie zu 99,9 % der Zeit an die negativste Spannung und bei PMOS an die positivste Spannung gebunden. Dies verhindert, dass sie sich jemals einschalten, es sei denn, irgendein Signal überschreitet die Schienen.

Geben Sie hier die Bildbeschreibung ein

Sie würden es also schwer haben, dieses System zum Laufen zu bringen, denn um den FET auszuschalten, müssten Sie die Körperspannung erhöhen (wie bei einem PMOS). Aber Sie können es nicht mehr als die Durchlassspannung der Dioden erhöhen, oder Sie würden das Gerät verbrennen.

Sie würden eine sehr kleine Schwellenspannung für den FET und eine sehr große Vf der Diode benötigen, um überhaupt davon auszugehen, dass dies funktioniert. Aber dann gibt es auch andere Probleme: Sie haben eine kapazitive Gate-Last in eine resistive / kapazitive (mit DEUTLICH mehr Kappe) Last gedreht.
Ich würde erwarten, dass dies auch deutlich langsamer ist.

Ehrlich gesagt sollte das Aufschlussreichste sein, dass niemand dies tut. Nur NMOS-Logik war vor 20-30 Jahren ziemlich verbreitet. Hier waren die Lasten normalerweise nur Widerstände, sodass die Gates viel statische Energie verbrannten. Sie haben alle möglichen Tricks ausprobiert, bis PMOS endlich auftauchte, aber afaik, es war nie so ein NMOS zu verwenden.

BEARBEITEN In einem Ihrer Kommentare haben Sie erwähnt, dass Sie die Quelle an den Körper gebunden haben. In diesem Fall beschreiben Sie, wenn Sie das Gate auf einer vorgespannten Spannung haben, ziemlich genau einen gemeinsamen Gate-Verstärker . In diesem Fall sind Sie auf der sicheren Seite. Ich habe Ihre Verwendung in der ersten Antwort falsch verstanden:

gemeinsames Tor

Was die kapazitive Gate-Last betrifft, liegt das daran, dass wir ein vorhandenes NMOS-Teil nehmen und es dann in ein PMOS verwandeln. Wie gesagt, es ist nicht dafür optimiert. Aber wenn wir anfangen, sie so in diskreten oder ICs herzustellen, dann können wir die Isolierung loswerden und sie vollständig mit dem Drain verbinden, wie eine Source mit dem Substrat in einem typischen NMOS.
Noch etwas zur kapazitiven Gate-Last, gut, dass Sie mich dazu gebracht haben, darüber nachzudenken. Es könnte eine Rückkopplung auftreten, da der Substratanschluss den fließenden Strom und damit die resultierende V_DS steuert. Diese Änderung von V_DS hat eine Phasenverzögerung in der Gate-Spannung (da sie mit dem Drain verbunden ist). Dies stört den Eingang, der in den Substratanschluss gesteckt wird. Aber wie gesagt, wenn wir sie mehr für diesen Zweck herstellen, gäbe es keine absichtlich große Kapazität.
Nö. Die erhöhte Obergrenze ist darauf zurückzuführen, dass Sie jetzt die Gate-Obergrenze (von hinten) sowie die Source-to-Bulk- und Drain-to-Bulk-Kappe ansteuern; auch durch die Masseverbindung mit hohem Widerstand, die ein RC-Netzwerk bildet. Normalerweise ist die Eingangskappe nur die Gate-Kappe. Und was meinst du mit Isolierung entfernen? Dann wird es kein FET sein. Sie haben einige Missverständnisse, zeichnen Sie die fet-Wandanschlüsse, Dioden, c und r und spielen Sie mit einigen Zahlen.
Nein, ich sage nicht, dass Sie die Gate-Spannung treiben, indem Sie die Substratspannung durch einen Entkopplungskondensator treiben. Treiben Sie einfach das Substrat an, so einfach ist das, denn die Spannungsdifferenz ist alles, was zählt.
Über das Entfernen der Isolierung ... Es tut mir leid. Ich meine, entfernen Sie die Isolierung zwischen Drain und Gate. Mit dem Gate meine ich das polykristalline Silizium auf dem Oxid. Halten Sie die Isolierung jedoch gegen den Verarmungsbereich direkt darunter und zur Quelle. .
@Majin_Boo: Fahren Sie einfach das Substrat, so einfach ist das, denn die Spannungsdifferenz ist alles, was zählt. Was glauben Sie, woraus die Substratkapazität besteht? Es ist die Gate-Kappe + alle Parasiten + die Masse -> Source und Drain. Sie können nicht einfach selektiv einige Teile eines Knotens zum Ansteuern auswählen. Wenn Sie möchten, dass die Spannung auf dem Substrat ansteigt, müssen Sie alle damit verbundenen Kappen laden / entladen. Zeichnen Sie also den FET mit allen Parasiten und dies wird klar sein. Wenn Sie sich die Masse ansehen, werden Sie all diese Kappen sehen ...
Wie würde die Verwendung eines isolierenden Substrats dies beeinflussen, z. B. Silizium auf Saphir.
@RussellMcMahon: Ich bin mir nicht sicher, aber ich kann mir das vorstellen: Es wird den Substratkontakt in ein Back-Gate verwandeln. Ob dieses „Gate“-Oxid dünn genug ist, um auf der anderen Seite einen sinnvollen Inversionsbereich zu induzieren, bleibt Gegenstand von Spekulationen. Wenn Sie die allgemeine FET-Struktur beibehalten, ist der Kanalwiderstand darüber hinaus sehr groß, da Sie sowohl von Source als auch von Drain durch die hochohmige Masse zum Kanal (im Vergleich zum Normal auf der gegenüberliegenden Seite gebildet) wandern müssen. An diesem Punkt müssen Sie möglicherweise Ihre Prioritäten neu bewerten, denn was ist der Punkt? Ein PMOS macht den Job besser
Umwandlung eines NMOS mit Substratanschluss in einen PMOS
AntwortenHierDatenschutz-Bestimmungen1y, 0v