Verbinden von Kupfergüssen in Cadence (OrCAD) PCB Designer

Ich versuche, die Cadence-Lernkurve zu erklimmen, da ich einen Eagle-Hintergrund habe.

Mein Board ist vierschichtig, mit einer Grundebene unter der obersten Schicht. Ich habe einen oberflächenmontierten IC mit einem freiliegenden Pad, das an Masse gelötet werden sollte. Ich möchte vermeiden, Durchkontaktierungen in dieses Pad zu setzen. Da zwei Kanten frei von Stiften sind, versuche ich, einen Kupferbereich zu gießen, der größer ist als die Öffnung in der Lötmaske, und dann werde ich dort die Durchkontaktierungen platzieren und ihn mit der Masseebene verbinden.

Hier ist das Teil:

Geben Sie hier die Bildbeschreibung ein

In Eagle würde ich das Polygon gießen und ihm denselben Netznamen zuweisen wie dem exponierten Pad. Die beiden Bereiche würden gut verschmelzen.

Ich habe dies in Cadence getan, indem ich eine dynamische Kupferfüllung auf der obersten Ebene verwendet und denselben Netznamen ("GND_SIGNAL") zugewiesen habe. Die beiden Bereiche verbinden sich nicht, und ich erhalte eine Spur zwischen den beiden "schwebenden" Bereichen, die sie mit dem freigelegten Pad verbindet:

Geben Sie hier die Bildbeschreibung ein

Ich vermute, dass dies eine thermische Entlastung zwischen dem Pad und dem Guss sein kann. Gibt es eine Methode, um Cadence zu zwingen, KEINE thermischen Erleichterungen zu verwenden, nur auf diesem einen Pad? Ich habe die Dokumente durchgesehen und Google gefragt, aber ich finde keine Antwort.

Es kann natürlich auch etwas ganz anderes sein. Weiß jemand, wie das geht?

Antworten (3)

Ich habe schließlich den Cadence-Support angerufen, und sie waren sehr hilfreich! Vielleicht gibt es einen guten Grund, für ihren Wartungsvertrag zu bezahlen :) Diese Antwort ist für PCB Designer 16.6. Ich weiß nicht, ob es für frühere Versionen genauso sein wird ...

Es gibt zwei Methoden, um Thermik zu unterdrücken: die globale Methode und die Instanzmethode. Die Instanzmethode wirkt sich nur auf ein einzelnes (dynamisches Kupfer) Shape aus.

Da thermische Erleichterungen generell hilfreich sind, möchte ich sie nicht global ausschalten. Die Instance-Methode hingegen ist genau das, wonach ich gesucht habe.

Um die Parameter für eine bestimmte Instanz einzurichten, wählen Sie die Form aus und klicken Sie dann mit der rechten Maustaste. Wählen Sie "Parameter..."

Rechtsklick

Oder, wenn Sie eine globale Änderung bevorzugen, klicken Sie auf Form > Globale dynamische Parameter. In beiden Fällen wird das gleiche Fenster geöffnet. (Sie sollten sich besser merken, welchen Weg Sie genommen haben, um dorthin zu gelangen ...)

Parameter

Gehen Sie auf die Registerkarte „Thermische Entlastung verbindet“. Wählen Sie unter SMD-Pins „Vollkontakt“. Perfekt!

Ergebnis

Macht's gut alle zusammen. Fröhliches Engineering :)

Gibt es eine Methode, um Cadence zu zwingen, KEINE thermischen Erleichterungen zu verwenden, nur auf diesem einen Pad [oder nur auf einigen ausgewählten Pads]?

Ich hatte die gleiche Frage für eine Weile und konnte keinen geeigneten Weg finden, dies zu tun: weder für alte OrCAD 10.5 noch für neuere Versionen.

Meine Problemumgehung besteht darin, einen Kupferbereich (zusätzlich zum Kupferguss) über die Wärmeleitpads zu legen. Im Gegensatz zu einem Kupferguss isoliert ein Kupferbereich keine Leiterbahnen und hat keine thermische Entlastung. Der Kupferbereich ist mit demselben Netz verbunden wie das Wärmeleitpad und der Kupferguss. Die Kupferfläche ist größer als das thermische Relief.

PS Hoffentlich gibt es einen besseren Weg, dies zu tun. Ich werde diesen Thread im Auge behalten.

So würde ich es machen - Sachen mit Kupfer überlappen.
Danke Nick, @Andyaka. Ich habe die Antwort von Cadence bekommen :) Bitte schau mal!
+1, Nick, was ist der Unterschied zwischen Kupferfläche und Kupferguss? 10x.
@Sergei Der Kupferbereich ist nur ein mit Kupfer gefülltes Polygon. Wenn ein Kupferbereich eine Spur bedeckt, wird die Spur übermalt. Wenn mehrere Leiterbahnen von einem Kupferbereich bedeckt sind, übermalt der Kupferbereich alle und schließt sie kurz.
@Sergei Copper pour isoliert Spuren, die es kreuzen. Kupferguss kann auch an einem Netz befestigt werden. In diesem Fall isoliert es alle Netze außer dem, an dem es befestigt ist. Kupferguss hat ein komplexeres Verhalten. Nach meiner Erfahrung wird Kupferguss häufiger verwendet als Kupferfläche. Hier ist ein Beispiel für einen Kupferguss in einer meiner vorherigen Fragen . Beachten Sie, wie der Kupferguss eine Isolationslücke um die Widerstände und Leiterbahnen geschaffen hatte.
@Sergei ps Als ich das schrieb, hatte ich kein OrCAD vor mir, also stammt es aus dem Gedächtnis. Übrigens ist diese Nomenklatur nicht universell für verschiedene PCB-Designpakete. Zum Beispiel hat Altium Solid Region und Polygon Pour bekommen .
Nick, 10x für eine umfassende und schnelle Antwort. In Ihrem ersten Kommentar meinten Sie den Kupferbereich, während Sie "Kupferguss" verwendeten, wie ich bekam: "Wenn mehrere Spuren von einem Kupferguss bedeckt sind , werden sie durch den Kupferguss kurzgeschlossen." Ich habe es verstanden, einige Leute gießen auf diese Weise Kupfer auf die oberste Schicht, in der Hoffnung, das Übersprechen oder EMI zu reduzieren.
@Sergei Den ersten Kommentar korrigiert. Sollte jetzt stimmig sein.

Setzen Sie eine Reihe von Durchkontaktierungen zu einer Masseebene in einer anderen Schicht oder auf der Rückseite oder sogar zu einer großen Kupferfläche auf einer inneren Schicht ein. Wenn die Durchkontaktierungen die Mindestlochgröße haben oder auf der Unterseite gespannt sind, verhindert dies, dass das Lötmittel durch sie entweicht. Sie müssen nicht gefüllt werden. Dies sollten Sie auf jeden Fall tun.

Ich weiß, dass alle Beispielplatinen und Musterdesigns der Teilehersteller massive Kupferflächen direkt unter den Pads ohne Reliefs zeigen, aber sie tun das nur, weil es den Chip im Wärmebildtest besser aussehen lässt. Wer ordentliche Erträge in der Produktion will, setzt auf einen leistungsstärkeren Chip, betreibt ihn nicht am Limit und nutzt thermische Entlastungen. Der Vertragshersteller hat gesprochen.

Alter Faden. Aber das ist kein sehr guter Rat. Boards werden sehr oft auf diese Weise gestaltet. Wenn die Bestückungsmethode Reflow ist, stellt dies kein Problem dar, da die gesamte Platine mehr oder weniger gleichzeitig erhitzt wird. Die gesamte Platine und das gesamte Lötzinn sind heiß. Das Teil bewegt sich nicht, da die Lötstoppmaske verhindert, dass Lot vom Pad wegfließt. Eine große Füllung bedeutet nicht, dass die Lötstoppmaske weiter als normal geöffnet wird. Wenn das Teil von Hand nachgearbeitet werden muss, kann es sehr schwierig werden. Aber manchmal muss die Leiterplatte einfach als Kühlkörper verwendet werden, damit das Design funktioniert.
Ich stimme zu, @mkeith. Unabhängig davon, ob wir uns einer thermischen Grenze nähern oder nicht, gibt es gute Gründe, keine Durchkontaktierungen unter Pads zu platzieren. Wenn Sie sie offen lassen, saugen sie Lötzinn aus der Verbindung. Wenn Sie sie oben aufstellen, hält die Maskendicke das Teil vom Kupfer fern. Wenn Sie nur den Boden zelten, können sich ausdehnende Luft und/oder Flussmittel die Verbindung stören. Die gute Lösung besteht darin, gesteckte Durchkontaktierungen in Pads zu stecken, aber dies erhöht die Platinenkosten ...
Verbinden von Kupfergüssen in Cadence (OrCAD) PCB Designer
AntwortenHierDatenschutz-Bestimmungen1y, 0v